JPS5887824A - 微細加工方法 - Google Patents

微細加工方法

Info

Publication number
JPS5887824A
JPS5887824A JP18639781A JP18639781A JPS5887824A JP S5887824 A JPS5887824 A JP S5887824A JP 18639781 A JP18639781 A JP 18639781A JP 18639781 A JP18639781 A JP 18639781A JP S5887824 A JPS5887824 A JP S5887824A
Authority
JP
Japan
Prior art keywords
etching
film
gas
workpiece
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18639781A
Other languages
English (en)
Inventor
Iwao Tokawa
東川 「巌」
Masaki Sato
正毅 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP18639781A priority Critical patent/JPS5887824A/ja
Publication of JPS5887824A publication Critical patent/JPS5887824A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分封 本発明は、微細パターンの形成方法に係わり、−−1−
1nr= 付FC取左を季」−1゛る七a刀11工物に本り展良い
パターンをノt、; 1it−i’ることのできる音軸
加工方法に圓する。
(2)  ルし末技6トJ 近時、午碑体紫子の懺細化および筒彷度化Vこ伴iい、
パターン形成工程において形成さ扛るレジストパターン
に対して要求される解低度や断面形状には非常に困難な
ものが多く、通當のフォトレジストのみではその連載が
困姫となっている。イ、′こで最ガj1上配賛求を満足
するものとじで多ノ留押f造を用いる機料[力[1Tカ
伝が提案芒れている。例λけ、150thECδ(19
76Fa  1 1  )   B、4eetjng 
 F〕xt、ended  Abstracts  V
ol176−2,743〜744或いはJ。Vac 、
 5ciTechnol 16 (6) Nov、4)
ec、1979P 1620に詳しく述べもねている。
これらの41iL楽に、被加工物上にスピンコードされ
た有桜物映上に錘、機動からなるマスクパターンを形成
し、酸累ガスを用いるドライエツチング法により有機物
膜を所望パターンにエツチングし、その後肩伎物膜をマ
スクとして被加工物をエツチングする方法で2− ある。そして、下地抜力1j工物の表([11攻飲に拘
りなく有機物膜を精度良くバターニンクすることができ
、これにより抜力11工物の加工り度向上をはかりイ妊
る等のオリ点がある。
(3)従末技価の問題点 跨1]記した多層構造を用いる微油12111 I方法
では、有機物膜のエツチングに反応付ガスとして際素を
用いているが、酸素ガスを用いるトライエツチング処理
に有機物腹下から無用する下地被加工物表面に酸化処理
効果を生む。このため、万機物膜にPjT望パターンを
形成したのちに−を地被加工物をエツチング加工する場
合、上記酸化処理を受けた光面が扱方11工9勿エツチ
ングの凶)のマスクとなり、エツチングの不均一+1を
招く。また、万機物膜に所望パターンを形成したのちに
下地被加工I物上にリフトオフ法を用いてl!Il′、
餡制料を残す場合、上糺絃化処J!J+全受(Jた衣…
1が配線の接触抵抗(il−増大さぜる婢の欠点があっ
に0(4)発明の目的 本発明は、このような44悄を堝鈷ノ1.てなされたも
ので、その目的とするところは、磁力11工1勿上の有
機物膜のエツチングの際に波力11工物入面が酸化され
るのを防止することがでさ、核力[l1物のエツチング
の均一性向上をはかり侍ると共に、被加工物上に形成す
る配線の?l&夾性向上等に奇−与し得る微細加工方法
を提供することにある0 (5)発明の賛旨 前記酸化処理効果を防止することを目的として本発明名
等が鋭意研死を1ねた結末、重機物膜のエツチング時に
酸素ガスの代りに水系ガスや窒素ガス等の酸化処理を伴
なわない反応性カスを用い扛はよいことを見出した。た
たし、これらのガスi[&素カスに比してエツチング速
度が遅いのでエツチング時間の堀大金招く。エツチング
時間を短縮したい場合、冶悔物膜のエツチング前半には
エツチング速度の速い酸素カスを用い、下地被加工物表
面が路用するlk前から酸化処理を伴なわないと反応性
ガスを用いればよい。
本発明は、このような点に崩目し、被加工物上にスピン
コードてれたイ」機動j模をドライナッナング汰により
所望パターンに泗択エツチングしたのち、該万機物膜を
マスクとして被加工物をエツチングするk #++ 7
JII工方法において、上記廟伍物膜のエツチングに艮
し少なくとも被加工物表面が窮出するエツチング加工に
初(力111工物面の酸化を伴なわ乃い反応+jカスを
用い乙ようにした方法である。
(6)発明の効果 したがって本発明によれVl、級加]ニ物表m1を飲化
さ七、ることなく有機物膜を弄゛択エツチングすること
ができる。このため、抜M+する波力j1工物のエツチ
ングを均−N1g艮< r、r ffうことかでき、さ
らに被加工物上に形成する配糾拐科と核力I[工物との
接触抵抗増大を防r)−L侍る叫の効果を奏する。
(7)発明の実施例j υ下、不覚ゆ]の計細全図ボの抜施%によって説明する
第1図(a)〜(d)に本発明の一実施例に係わるMO
S トランジスタ製輩工eP、を示す廉[面図である。
まず、第1図(a)に示す如くP型シリコン基板1上に
胤知の方法によりフィールド酸化膜2゜ケート岐化膜3
.多結晶シリコンゲート4およびソース・ドレイン領域
5を形成した。次いで、第1図(b)に示す如く基板l
の主面上にシリコン酸化膜6をCVD法により堆極し、
このシリコン酸化膜6にコンタクトホールを開孔したの
ち、全面にAA!−8t合金膜7を堆積した。次に、A
l−8i合金膜z上に裁1図(c)に示す如く第1のフ
ォトレジスト8 (1機物膜)を2〔μm〕の厚さに回
転堡布し、このレジスト8′計200(’]]にて焼き
しめた。ここ1、レジスト8の回転筒布により下地Al
 St合金膜7の段差に拘りなくその表面が平担化烙れ
た。続いて、レジスト8上にモリブデンシリサイド膜9
を01〔μm〕の厚さにスパッタ蒸増し、このモリブデ
ンシリサイド腺9上に第2のフォトレジスト10を回転
塗布したのち、光露光技術を用いてレジストパターン1
ノを形成した。
久に、前i[:レジヌト10を一マスクとしてドライエ
ツチング法によりモリブデンシリサイド膜9を選択エツ
チングした。このとき、エツチングに使用したガスにC
F4と0.との混合カスであり、捷た圧力3 CO(r
n′rorr ) 、Iih力500〔W〕とした。次
いで、I(力帽−ドライエツチング法によりモリブデン
シリ゛す′イドllc> 9をマスクとし′TTTiO
2ォトレジスト8を選択エツチングした。このとき使用
したカス&、l’ 112 とN、との混合カスであり
、また圧力5 [〃1Tor r ) + 7il力2
00(W)とし、た。そしてこの1λ!i 台、レジス
ト8が完全にエツチングσれに局点でもAe−8ノ合金
映7の入面は酸化芒れt:かった。しかるのち、異方杓
ドライエツチング法により上記レジスト8およびモリブ
デンシリサイド膜9をマスクと■7て扼1図(d)に示
す如<Ag−8ノ合金111d 7を〕〉り択エツナン
グした。この11゛き使用lした反応1トカスiJ、C
Cl+(カス15711 ’f’orr ) とC1(
ガス圧25 m Torr )との混合ガスであり、ま
た人力漏周波電力ll″185(W)とした。かくして
形成されたMO8I−ランジスタの配か2パターンQ′
i極めて柑度の商いものであった。
コノj ウに、’E笑The!1方法K jtl:I、
Al1−8ノ合金膜7に臥化処炊が加わらない条件でシ
31のフォトレジスタ8がエツチングされるため、次工
程のA e −8i合金膜7のエツチングにおける残滓
物の発生を抑制することができる。このため、配給量リ
ークを低減することが可hl−!となったのみならず、
醜化朕発生に起因するエツチング速度か:下を防止し、
エツチングの均一141iiJ上をはかりもiる。
第2図(a)〜(g)に不発ゆ」の他の夾施セ・1VC
負わるシリコンゲート彬成工程を示す鮪「]]図である
まず、ν2ン、1(a)に示す如くP梨シリコン基杉2
1上に下地酸化膜22を介して多結晶シリコン膜23お
よび窒化シリコンp、z4を11114次形成した。次
いで、窒化シリコン膜24−F−にt/シスト25を塗
布し光露光法により助望の素子分離用のレジストパター
ン26を形成し、その捗レジスト25をマスクとして8
142図(b) VC示す如く窒化シリコン族24を選
択エツチングした。そして、レジスト25および窒化シ
リコンilQ 24をマスクとして、チャネルストッパ
としてのボロン(B”)を41261人した。次いで、
レジスト25を除去したのち、窒化シリコンj眞24を
マスクとして多結晶シリコン111:t’+ 23を選
択酸化しフィールド酸化族27を形1+j−4−る。さ
らに第2図(e)に示す如く窒化シリコンlp、124
 、多結晶シリコンll!! 2:t >よび−ト地酸
化++* 22を除去したのち、ゲート11シ化j14
+ 28(llkl厚500A)r熱眼゛化沃により形
成し六。次V(−1第21ン)(d)に示す如く醇化力
募27.28十に不利;←・をトープした多結晶シリコ
ンj俟29 (膜)LJ、4000 A)を被層する。
次いでム12図(e)にカぐず如く多結晶シリコン膜2
9上に第1のレジス) s oヲ2〔μm〕 形成し、
このレジスト30を20([’0)にて焼きしめ、ざら
にレジスト30 k:、にシリコン窒化膜3ノ (膜J
v、 1001) A、 )をスパッタ蒸詣法により形
成した。そして、シリコン窒化膜−9−1,、、q 31、に、に銅2のレジスト32を回転箆布し′fc後
、電子脚妬光技術により (加速筆圧20KeV 照射
−10μc/crn2)レジストパターン33−を形成
した。
次に、CF、とH,カスとの混合ガスを用いたドライエ
ツチング法により、第2図(f)に示す如く窒化シリコ
ン1M31をエツチングしに0このときのエツチング圧
力p、 5 (rnTorr ) 、入力高周波電力は
200 (W)とした。次いで、削配艶2のレジスト3
2および9化シリコン謄31ヲマスクとして第1のレジ
スト30を異方性ドライエツチング法によりエツチング
した。このときのエツチングσ罰十部とも・半部とに分
け、前半部はO,カス(5m Torr )によるエツ
チングであり後半部はH,カスと、Arガスとの混合ガ
ス(5mTorr)であり、入力高周波電力は共に20
0(W)であった。そし7てこの場合、レジスト30の
エツチングが長子した一点におしても多結晶シリコン膜
29のム・面が酸化されなかった。しかるのち、第2図
(g) vc示す如く窒10− 化シリコン31および絹1のレジスト30fマスクとし
て、多結晶シリコン族29をドライエツチングし、ケー
ト1Ja、極をノl成し7こ。〃・くして形成されたケ
ート霜、極tu販昌11−に丈・」シ極めて相度艮いも
のであった。
このように本実施例方法VC工れQ」、先にU(明した
実施例と同様に、抜力(1工′1/りとし一〇の多結晶
シリコン膜29の人山1が削化処七11r受Uないので
、多結晶シリコン膜29のエツチングの均−杓=向上を
はかり得る。また、多結晶シリコン)模29oトの第ル
ジスト30のドライエツチングに際シフ、エツチング前
半はエツチング時間の速い02ガスを使用し、−[ツチ
ング鋏牛は、多結晶シリコン膜29の表1川醇化紫伴わ
ない11.とAr との混合ガスを使用しているので、
エツチング時間の増大を抑λることができるもの41」
点がある。
(8)発向の変形例 本発明は上述した各実施例しこ眠デし8註るものでにな
く、その要旨を進脱しない重巳し11で、神々変ルして
実施することができる。例えは、前組七機動ル11エツ
チングb、+のカス圧や入力面h″U波重力等の条粁C
11仕様に応じて〕1・4′目足めれはよいのは勿論の
ことである。また、八〇)S  )ランジスタ襞逓やソ
リコンケート形成烙の他Vr、谷柚半導体索すの製造V
C適用することができる。
【図面の簡単な説明】
第11ヌ直a)〜(d)はIoiの一実施例1に係わる
MOS  )ランジスタ製造工相を壓す障1面図、第2
区[(a)〜(g)け11↑1の央加例VC係わるシリ
コンゲート形成工A4・1を75す断[fIj図でめる
。 1、J?)・・・Pへンシリコン基板、2.27山フイ
ールドY化膜、3,28・ケート酩゛化膜、4・・・多
結晶シリコンゲート、6・・・ノリコン酸化膜、7−=
A6−8l 合金lI1.!(m力1+工%t) 、s
 、 s o、、。 第1のレジスト (有m’flk) 、9・・・モリブ
デンンリザイド膜、10,32・・・シフ2のレジスト
、29・・・多結晶シリコンriI:t、 (伝力11
1牧J)、3ノ・・・シリコン窒化膜。

Claims (2)

    【特許請求の範囲】
  1. (1)段差を有する伝カニエセク上vC壱−+A物族を
    スピンコードしてその表門を平作化したのち、ドライエ
    ツチング法を用V、て上計有顎物膜を所望パターンに選
    択エツチングし、しかるのち上記有機物膜をマスクとし
    て上記被加工物を選択エツチングする微細加工刃、去に
    おいて、前記有機物膜のエツチングに際し少なくとも前
    記被加工物表面がンh出するエツチング22c午には該
    抜力l・工物衣面の醸化を伴なわない反応快刀スを用い
    ることを特徴とする偏−糺1刀仁・工方法。
  2. (2)  前記反応、性ガスとして、水素酸いに窒素を
    名むガスを用いたことを待機とする%F詣「トオの剌囲
    扼(1)項記載の音軸加工方法。
JP18639781A 1981-11-20 1981-11-20 微細加工方法 Pending JPS5887824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18639781A JPS5887824A (ja) 1981-11-20 1981-11-20 微細加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18639781A JPS5887824A (ja) 1981-11-20 1981-11-20 微細加工方法

Publications (1)

Publication Number Publication Date
JPS5887824A true JPS5887824A (ja) 1983-05-25

Family

ID=16187678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18639781A Pending JPS5887824A (ja) 1981-11-20 1981-11-20 微細加工方法

Country Status (1)

Country Link
JP (1) JPS5887824A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913329A (ja) * 1982-07-03 1984-01-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体デバイスの製造方法
JPS60170238A (ja) * 1984-02-15 1985-09-03 Toyota Central Res & Dev Lab Inc ドライエツチング方法
EP0195477A2 (en) * 1985-03-18 1986-09-24 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device, in which a double layer - consisting of poly Si and a silicide - present on a layer of silicon oxide is etched in a plasma
US5266157A (en) * 1990-10-04 1993-11-30 Sony Corporation Dry etching method
WO2000010199A1 (en) * 1998-08-17 2000-02-24 Lam Research Corporation Low capacitance dielectric layer etching using hydrogen-nitrogen plasma
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6429140B1 (en) * 1996-10-24 2002-08-06 Hyundai Electronics Industries Co., Ltd. Method of etching of photoresist layer
US7252738B2 (en) 2002-09-20 2007-08-07 Lam Research Corporation Apparatus for reducing polymer deposition on a substrate and substrate support

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913329A (ja) * 1982-07-03 1984-01-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体デバイスの製造方法
JPS60170238A (ja) * 1984-02-15 1985-09-03 Toyota Central Res & Dev Lab Inc ドライエツチング方法
EP0195477A2 (en) * 1985-03-18 1986-09-24 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device, in which a double layer - consisting of poly Si and a silicide - present on a layer of silicon oxide is etched in a plasma
US5266157A (en) * 1990-10-04 1993-11-30 Sony Corporation Dry etching method
US6429140B1 (en) * 1996-10-24 2002-08-06 Hyundai Electronics Industries Co., Ltd. Method of etching of photoresist layer
WO2000010199A1 (en) * 1998-08-17 2000-02-24 Lam Research Corporation Low capacitance dielectric layer etching using hydrogen-nitrogen plasma
US6114250A (en) * 1998-08-17 2000-09-05 Lam Research Corporation Techniques for etching a low capacitance dielectric layer on a substrate
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6653734B2 (en) 2000-02-11 2003-11-25 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US7252738B2 (en) 2002-09-20 2007-08-07 Lam Research Corporation Apparatus for reducing polymer deposition on a substrate and substrate support
US7867356B2 (en) 2002-09-20 2011-01-11 Lam Research Corporation Apparatus for reducing polymer deposition on a substrate and substrate support

Similar Documents

Publication Publication Date Title
US7163898B2 (en) Method for manufacturing semiconductor integrated circuit structures
CN106486343A (zh) 用于集成电路图案化的方法
USRE40007E1 (en) In-situ strip process for polysilicon etching in deep sub-micron technology
JPS5887824A (ja) 微細加工方法
JP2903884B2 (ja) 半導体装置の製法
US5582679A (en) Enhanced metal etch process
DE69017140T2 (de) Isolation für integrierte Schaltungsanordnung.
US4435446A (en) Edge seal with polysilicon in LOCOS process
JPH04251925A (ja) 半導体装置の製造方法
US5256248A (en) Method for patterning semiconductor
US6500727B1 (en) Silicon shallow trench etching with round top corner by photoresist-free process
US5956600A (en) Method of manufacturing a semiconductor device
US6036875A (en) Method for manufacturing a semiconductor device with ultra-fine line geometry
US6110801A (en) Method of fabricating trench isolation for IC manufacture
US4662986A (en) Planarization method and technique for isolating semiconductor islands
JP2002164426A (ja) 半導体装置の製造方法
JPS6053459B2 (ja) プラズマエツチング方法
JP2001332510A (ja) 半導体装置およびその製造方法
KR920001879B1 (ko) 고압, 저압병용 시모스 트랜지스터의 제조방법
DE2804830A1 (de) Verfahren zur herstellung einer halbleiteranordnung
KR930008845B1 (ko) 반도체소자의 소자 격리방법
JPS56277A (en) Forming method of metal layer pattern
KR100202657B1 (ko) 트랜지스터의 제조방법
CN115565855A (zh) 一种叠层结构及其制备方法、图形转移方法、返工方法
JPS63102336A (ja) 半導体装置の製造方法