JPS5885491A

JPS5885491A - 電子楽器

Info

Publication number: JPS5885491A
Application number: JP56183558A
Authority: JP
Inventors: 哲彦金秋; 河本　欣士; 村瀬　多弘; 正隆二階堂
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-11-16
Filing date: 1981-11-16
Publication date: 1983-05-21
Also published as: JPS6323558B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は自然楽器に、より近い楽音を発生するようにし
た電子楽器に関し、特に少ない情報量で自然々楽音を発
生するようにしだものである。

従来簡単に自然楽器音を発生させる方法として、発生さ
せようとする楽音の一周期分の波形をＲＯＭ等に記憶し
ておき、そのＦＩＬＭを所定のクロックで読み出して楽
音波形を発生し、それに予め別途記憶させであるエンベ
ロープ信号を掛は合わせるという手法があった。しかし
、実際には自然楽器は各楽器ごとにエンベロープが異な
り、また、楽音を発生している時間も長い場合があり、
それらを含めて楽音の立ち上りから立ち下りまでをメモ
リに記憶すると、メモリとして膨大な記憶容量が必要と
なる。

本発明はこのような点に鑑み、少ない情報量で、より自
然な楽音が発生できるようにした電子楽器を提供するも
のである。

以下本発明の実施例を添付の図面とともに説明する。

第１図は本発明の第一の実施例を示すものである。第１
図において、１はエンベロープメモリであり、発生させ
ようとする楽音信号に対応するエンベロープ情報が記憶
されている。２は時間メモリであり、エンベロープ情報
を読み出す時間間隔を表わす時間情報が記憶されている
。ここで、エンベロープメモリ１に記憶しであるエンベ
ロープ情報及び時間メモリ２に記憶しである時間情報は
第２図、第３図に示すとおりであり、０番地〜６３番地
の６４個の情報を記憶している。第２図に示３はアドレ
ス制御回路であり、時間メモリ２より与えられる時間情
報に基づき、エンベロープメモリ１及び時間メモリ２に
対してアドレス信号ｋａを送出し、エンベロープ情報及
び時間情報の読み出しを行なう。このアドレス制御回路
３は押鍵信号ＫＯが１”になると、エンベロープメモリ
１゜時間メモリ２の０番地よりエンベロープ情報２時間
情報を読み出すべくアドレス信号ｋａを送出する。次い
で、読み出した時間情報に基づき所定の時間経過後エン
ベロープメモリ１１時間メモリ２の１番地の内容を読み
出すべく再びアドレス信号Ａｃを送出する。同様にして
２番地、３番地・・・の内容を順次読み出すべくアドレ
ス信号ＡＣを送出する。次いで４３番地のエンベロープ
情報１時間情報の読み出しを終了すると、離鍵により押
鍵信号ＫＯが“０”となるまで新たなエンベロープ情報
。

時間情報の読み出しを停止する。次いで押鍵信号ＫＯが
０”となると４４番地からの読み出しを開始し、６３番
地を読み出した後、読出しを停止する。

４は補間回路であり、エンベロープメモリ１が時間情報
に応じて発生する連続しだ２個のエンベロープ信号の間
を、時間情報に基づいて補間計算を行ない時間間隔を更
に細かくしたエンベロープ信号を出力するものである。

第４図に補間回路の入出力波形が示しである。

第４図（ａ）に示すよう々エンベロープメモリ１が出力
し、第４図（ｂｌに示すような時間情報を時間メモリ２
が出力すると、このエンベロープ信号及び時間情報を基
にして補間回路４が第４図（０１に示すようにτ間隔で
エンベロープ信号を補充していく。

５は波形発生器であり、発生させようとする楽音信号の
楽音波形を発生している。６は乗算器でアリ、エンベロ
ープメモリ１が出力するエンベロープ信号と、波形発生
器６が出力する楽音波形の乗算を行ない、楽音信号とし
て出力する。７はデジタルアナログコンバータ（ＤムＣ
）であり、乗算器６によって得られたデジタルの楽音信
号をアナログの楽音信号に変換する。

次に第１図に示す回路の動作について説明する。

押鍵により押鍵信号が１”になると、アドレス制御回路
３がエンベロープメモリ１及び時間メモリ２に対してア
ドレス信号Ａｃを送出する。エンベロープメモリ１では
アドレス信号ＡＣに基づいてエンベロープ情報を送出し
、補間回路４へ入力する。補間回路４は時間情報に基づ
き種々の時間間隔で入力されるエンベロープ信号を、一
定の時間間隔でエンベロープ信号を出力すべくエンベロ
ープ信号の補充を行なう。次いで、乗算器６が補間回路
４の出力と波形発生器５の出力した楽音波形との乗算を
行ない、ＤＡＣ了により楽音信号として出力する。

一方、時間メモリ２においては、アドレス信号Ａｃに基
づいて時間情報を出力する。この時間情報をアドレス制
御回路３が受けとり、この時間情報に基づいて新たなエ
ンベロープ情報１時間情報の読み出しをいつ行彦うかを
決定し、所定の時間経過後新たにエンベロープ情報１時
間情報の読み出しを行なう。この動作を順次くり返し、
エンベロープ情報並びに時間情報を読み出してエンペロ
−プ信号を発生させ、楽音波形と掛は合わぜて楽音信号
を発生させる。

ここで、エンベロープ信号が順次読み出され、４３番地
の内容が読み出されると、前述のように離鍵時まで新だ
なエンベロープ情報の読み出しは行なわれ橙い。故に、
この時点がら離鍵まで乗算器６は波形発生器６の出力が
一定のレベルで出力される。

次いで鍵が離されると、前述のようにエンベロープメモ
リ１０４４番地以後のエンベロープ情報が読み出される
ので、乗算器６の出力は徐々に減衰していく。

ここで上記実施例のように時間情報がある場合と時間情
報がない場合との情報量の比較を第４図を用いて行なう
と、第４図Ｕが時間情報がない場合の情報量に相当し、
０≦ｔ≦２ｏτの間に２０個の情報を要している。一方
、１時間情報を用いた場合、即ち第４図（ａ）　、　（
１））においてはエンベロープ情報が７個５時間情報が
７個である。時間情報１個は通常エンベロープ情報１個
分よりもビット数が少なくて済むので、高々１４個の情
報で済むことになり、大幅な情報の圧縮が行なえること
になる。

したがって、このように構成すれば、エンベロープ情報
が一定の部分、或は一定の規則に従って変化する部分に
ついては大幅に情報量の圧縮が行なえ、より少ない情報
量でより自然な楽音を発生することができる。

第６図は本発明を正弦波合成方式により楽音を発生する
電子楽器に用いた実施例を示すものである。第６図にお
いて第１図と同一の機能を有するものについては同一の
符号を付し、詳細な説明は省略する。８−１〜８−ｎは
楽音発生器である。

９は正弦波発生器であり、正弦波信号を発生している。

１ｏは加算器であり、各楽音発生器８−１〜８−　ｎの
出力の和をとり出力する。ここで、楽音発生器８−１〜
Ｂ−ｎの内部の構成については、エンベロープメモリ１
の記憶内容及び正弦波発生器９が発生する正弦波信号の
周波数が異なる以外はすべて同じである。また、各正弦
波の周波数は楽音発生器８−１の整数倍となるようにな
っている。また、各楽音発生器８−２〜８−ｎの発生す
る楽音波形の周波数は、基準となるべき楽音発生器８−
１の発生する楽音波形の周波数の整数倍となるように設
定されている。

次に第５図に示す実施例の動作について説明する。基本
的動作については第１図に示す回路と同じである。鍵が
押圧され、押鍵信号Ｋｏが１”になると、アドレス制御
回路３がアドレス信号ＡＣを時間メモリ２及び各楽音発
生器８−１〜８−ｎへ送出する。また、時間メモリ２も
時間情報をアドレス制御回路３及び各楽音発生器８−１
〜８−　ｎへ送出する。楽音発生器８−１〜８−ｎは送
出されたアドレス信号ＡＣ及び時間情報に基づいて楽音
波形を発生するが、楽音発生器８−１〜８−ｎにおいて
は、いずれも同一の動作を行なうので以下楽音発生器８
−１について説明する。

楽音発生器８−１において、エンベロープメモリ１では
アドレス信号Ａｃに基づいてエンベロープ情報を送出し
、補間回路４へ入力する。補間口１　。

路４は時間情報に基づき種々の時間間隔で入力されるエ
ンベロープ信号を、一定の時間間隔でエンベロープ信号
を出力すべくエンベロープ信号の補充を行なう。乗算器
６が補間回路４の出力と正弦波発生器５の出力する正弦
波との乗算を行ない、楽音発生器８−１から楽音波形と
して出力する。

他の楽音発生器８−　ｎからも同様にして楽音波形が出
力される。加算器１ｏが各楽音発生器８−１〜８−ｎよ
り出力された楽音波形を加算し、ＤＡＣ７でアナログ信
号に変換した後、楽音信号として出力する。

一方時間メモリ２がアドレス信号Ａｃに基づいて時間情
報を出力し、この時間情報をアドレス制御回路３が受け
とり、この時間情報に基づいて新たなエンベロープ情報
９時間情報の読み出しをいつ行なうかを決定し、所定の
時間経過後、新たにエンベロープ情報９時間情報の読み
出しを行なう。

前述のように、各楽音発生器８−１〜８−　ｎが出力す
る楽音波形の周波数が、基準となる楽音発生器８−１の
それの整数倍としであるので、本実施例においては独立
エンベロープを有する正弦波合成を行なっていることに
なり、各高調波が微妙な変化をする自然楽器音をより少
ない情報量で表現することができる。

以上の説明において、アドレス制御回路３は、自ら発生
したアドレス信号ＡＣによって時間情報を読み出し、そ
の時間情報に基づいて新たなアドレス信号を発生するま
での間隔が変化するものであればどのようなものでもよ
いが、第６図に、アドレス制御回路３の一例を示しであ
る。第６図のアドレス制御回路について説明すると、１
１はＤ・フリップフロップ（以下Ｄ−ＦＦと略す）であ
り、Ｄ端子に入力されている値をＧＫ端子に入力されて
いる信号の立ち上りでラッチし、Ｑ端子より出力する。

また、Ｒ端子に入力されている信号が”１”になると無
条件にＱ端子の出力は′０”となる。１２はディレィ回
路であり押鍵離鍵の間隔に対して充分に短い時間だけ入
力信号を遅延させて出力する。１３はカウンタであり、
ＯＫ端子に入力されている信号のカウントを行なう。ま
た、Ｒ端子に入力されている信号が１″になると無条件
にリセットされる。１４はクロック発生器である。１６
はプリセッタブルカウンタであり、その真理値表は第１
表に示す通りである。

第１表１６はコンパレータであす、エンベロープメモリ１にお
けるリリース部の直前である４４゛′とカウンタ１３の
出力とが一致すると１”を出力する。なお、ここで時間
情報は４ビツトの信号である。

次に第６図の動作について説明する。押鍵信号ＫＯが１
”になると、この信号がＡＮＤ回路１７とディレィ回路
１２に入力され、インバータ１８を介してムＮＤ回路１
７に入力されるので、ＡＮＤ３回路１７の出力はディレィ回路１２の遅延時間だけ１”
となり、直ちに“′０”にもどる。この人ＮＤ回路１７
の出力によりカウンタ１３．プリセッタブルカウンタ１
５がリセットされ、出力はすべて“０”になる。一方、
Ｄ−ＦＦ１１のＱ出力は０”であるので、ＡＮＤ回路１
９の出力は０”である。故に押鍵信号ＫＯの立ち上りで
Ｄ・ＦＦ１１のＱ出力は“１”となる。この信号がＡＮ
Ｄ回路１７に印加しであるが、前述のように、押鍵信号
ＫＯが１″となった時にカウンタ１３の出力はすべて”
０”となるので、ＡＮＤ回路２゜の出力も“○”と々す
、ＡＮＤ回路１９の出力は００”のままである。

一方、押鍵信号ＫＯの立ち上りとともにリセットされた
プリセッタブルカウンタ１５では、クロック発生器１４
が発生するクロック信号のカウントを行表う。とこでプ
リセッタブルカウンタ１５の出力Ｑ＋−Ｑ３がすべて“
１”になると、カウンタ１３の出力が“○”であるので
コンパレータ１６の出力も“○”、故にＨＡＮＤ回路２
１の出力は４ “１”であるのでＡＮＤ回路２２の出力が“１″と々す
、カウンタ１３がカウントアツプし、更にプリセッタブ
ルカウンタ１６のＬ端子が′１″になるのでクロック信
号の立ち上りで時間情報がプリセットされる。プリセッ
タブルカウンタ１６はプリセットされた値からカウント
を継続するので、時間情報の如何によりカウンタ１３が
カウントアツプしていく時間間隔が変化する。以上の動
作をくり返し、カウンタ１３の値が４４になると、コン
パレータ１６がＩ　Ｉ＋を出力するので、ＮＡＮＤ回路
２１の出力はＯＩ＋となる。故にＡＮＤ回路２２の出力
は他の入力信号の如何にかかわらず“○”となり、以後
カウンタ１３はカウントアツプを行なわす４４の値を保
持する。

ここで押鍵信号ＫＯが“０”になると、ＮＡＮＤ回路２
１の出力が１”になるので、ＡＮＤ回路２２は再びプリ
セッタブルカウンタ１６の出力Ｑ。

〜Ｑ３がすべて１”に々る毎に１”を出力し、これによ
りカウンタ１３がカウントアツプしていく。次いで、カ
ウンタ１３の出力がすべて１”１６になると、ＡＮＤ回路２ｏの出力が１″となるので、Ａ
ＮＤ回路１９の出力も１”となりＤ・ＦＦ１１がリセッ
トされ、Ｑ端子は“０”を出力する。故にＡＮＤ回路２
２は他の入力に無関係に常時“０”を出力する。このた
めカウンタ１３はカウントを停止する。

以」二が第６図に示すアドレス制御回路３の説明である
。

なお、補間回路４については、第４図（ａｌ　、　（ｂ
ｌに示す入力信号により、第４図（Ｃ１に示す出力信号
が得られるものであればどのようなものでもよいが、第
７図に補間回路４の一例を示す。

第７図を第８図に示すタイミング図とともに説明すると
、１８はカウンタであり、ＯＫ端子に入力される信号の
立ち下りでカウントを行なう。また、Ｒ端子に“１”が
与えられると、ＧＫ端子に与えられるクロック信号に同
期して出力がリセットされる。２４〜２６はラッチであ
り、ＧＫ端子に入力されている信号の立ち上り時に入力
信号をラッチする。２７は減算器であり、入力から１を
特開昭５８−８５４９１（５）減算し出力する。２８はコンパレータであり、Ａ入力と
Ｂ入力が一致すると“１′を出力する。２９は減算器で
あり、Ａ端子の入力からＢ端子の入力を減算し出力する
。３０は桐算器であり、Ａ入力の値をＢ入力の値で割る
。３１は乗算器、３２は加算器である。

上記構成において、カウンタ２３がクロック信号をカウ
ントしていき、コンパレータ２８において大入力とＢ入
力とが一致するとコンパレータ２８はパ１”を出力する
（第８図１＝１＋）。故にカウンタ２３のＲ端子が１”
となり、次のクロック信号の立ち下り時にリセットされ
る（第８図ｔ＝ｔ２）。また、ＮＡＮＤ回路３３により
、ラッチ２４がエンベロープ情報を、ラッチ２６が時間
情報をラッチする（第８図ｔ＝ｔ２）。ここでコンパレ
ータ出力とクロック信号のＮＡＮＤをとったものをラッ
チ用の信号としている理由を示す。仮にｔ＝ｔ２におい
て、ラッチ２６に１°゛がラッチされたとすると、コン
パレータ２８の入力は、五人力は゛０″、Ｂ入力は、減
算器２７がラッチ２６の出７カから１を引くので′○”となり、コンパレータ２８は
引き続き１”を出力する。故に、クロック信号を用いて
確実にｔ　＝　ｔ２の時点でラッチ２４〜２６のＧＫ端
子の信号が立ち上るようにしている。

以上のようにして、時間情報に基づいた時間間隔で新た
にエンベロープ情報をとり込むことができる。

次に、減算器２９９割算器３０９乗算器３１゜加算器３
２の出力について述べる。

減算器２９は、（ラッチ２４の出力）−（ラッチ２６の
出力）を計算し出力する。割算器３ｏがその値をラッチ
２６の出力即ち時間情報で割る。

次いで、乗算器３１が割算器３ｏの出力に対し、カウン
タ２３の出力を掛は合わせる。加算器３２がラッチ２６
の出力をこれに加えて出力する。故に、加算器３２の出
力は、ム＝（ラッチ２４の出力）Ｂ＝（ラッチ２５の出力）ｎ　＝　（カウンタ２３の出力）８Ｔ二（時間情報）として（ｋ−Ｂ　）＋ＴＸｎ十Ｂとなる。ここでｎの値が“○”になる毎にラッチ２４が
新しいエンベロープ情報をラッチし、ラッチ２６がラッ
チ２４の出力、即ち１サイクル前のエンベロープ情報を
ラッチするので第４図（Ｃ１に示すような出力が加算器
３２より得られる。

なお、第１図、第６図において、エンベロープメモリ１
の出力を補間回路４を用いて２個のエンベロープ情報の
間の補充を行なっているが、エンベロープメモリ１の出
力を直接乗算器６へ入力するようにしてもよいものであ
る。

また、以上の実施例においては、単一の楽音を発生する
場合について述べたが、エンベロープメモリ、乗算器等
を時分割で使用し、複音を発生するようにできることは
いう壕でもない。

以−］二述べたように本発明によれば、エンベロープ情
報に時間情報を加えることにより、必要な時点で必要な
エンベロープ情報を読み出すことができる。特に、自然
楽音は立ち上り時にはそのスペ１９クトル成分が大きく変化するだめに多くの情報量が必要
となるが、定常部においてはあまり変化せず情報量は少
々くて済む。このような場合に本発明を用いれば、立ち
上り部においてはエンベロープ情報を読み出す間隔を小
さくし、定常部では読み出し間隔を大きくすることがで
きるためきわめて効率よくエンベロープ情報を発生する
ことができ、より少ない情報量で、より自然な楽音が容
易に合成できる。

【図面の簡単な説明】

第１図は本発明における第１の実施例を示す回路図、第
２図はそのエンベロープメモリに記憶されているエンベ
ロープ情報を示す図、第３図はその時間メモリに記憶さ
れている時間情報を示す図、第４図ｆａｔ　、　（ｂｌ
　＋　（ａｔは補間回路の入出力の関係を示す図、第６
図は本発明における第２の実施例を示す回路図、第６図
は本発明に用い得るアドレス制御回路の具体例を示す回
路図、第７図は本発明に用い得る補間回路の具体例を示
す回路図、第８図は第７図に示す補間回路の動作を説明
するだめのタイミング図である。１・・・・・・エンベロープメモリ、２・・・・・・時
間メモリ、３・・・・・・アドレス制御回路、４・・・
・・・補間回路、５・・・・・・波形発生器、６・・・
・・・乗算器、８・・・・・・楽音発生器、９・・・・
・・正弦波発生器、１０・・・・・・加算器。代理人の氏名　弁理士　中　尾　敏　男ほか１名堕 −掌第２図 θ　１５　３１　４７　　／Ｊ番廻第３図番地

Claims

【特許請求の範囲】（１）楽音波形を発生する波形発生器と、エンベロープ
情報を記憶しているエンベロープ記憶装置と、前記楽音
波形と前記エンベロープ情報に基づいて発生したエンベ
ロープ信号との演算を行なう演算器と、時間情報を記憶
している時間記憶装置と、押鍵離鍵により発生される押
鍵信号に基づいて前記時間情報の読み出しを行ない、読
み出した時間情報に基づいてエンベロープ記憶装置の内
容を読み出すべく読み出し信号を送出する読み出し制御
装置とを備えたことを特徴とする電子楽器。（２、特許請求の範囲第１項の記載において、波形発生
器と、エンベロープ記憶装置と、演算器とを１組とする
楽音発生器を複数組備え、読み出し制御装置が前記複数
組の楽音発生器のうち少なくとも２組の楽音発生器内に
あるエンベロープ記憶装置に対して読み出し信号を送出
するようにしたことを特徴とする電子楽器。（３）特許請求の範囲第２項の記載において、複数組の
楽音発生器内にある波形発生器を正弦波発生器で構成し
、これらの正弦波発生器の発生する正弦波信号の周波数
を、基準となるべき正弦波発生器の発生する正弦波信号
の周波数の実質的に整数倍としたことを特徴とする電子
楽器。