JPS5881313A - 過電流制限型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はトランジスタのエミッタ電流が所定の値以下に
制限される過電流制限型半導体装置に関する。

このような機能は第１図に示す回路で実現できる。トラ
ンジスタｌのエミッタ電流工、が十分率さい時は、トラ
ンジスタ１のベース、エミッタ間に接続されるダイオー
ド２．３に流れるバイパス電流Ｉ　はほぼ零に等″しく
、入力電流ＩＢはそのままトランジスタ１のペース電流
工　として流れ込む。

従ってトランジスタの電流増幅率をβ　とすると、工Ｒ
：β。ｘ、　　＝β。ｘＢ となる。抵抗値Ｒの抵抗番を流れる電流工、が大きくな
りＲ，ＩＲとトランジスタ１のベース、エミッタ間電圧
ｖ０　との和がダイオード２，３の順電圧マアｆ　ｔ　
７’ａの和より大きくなろうとすると電流Ｉ　が流れ、 ０　　Ｂ　　１ となり、ｘＲが制限される。すなわち ＶＢＩＩ！＋　Ｒ−ｘＲ＝　ｖ、、　＋　ｖ７．−−−
−−−　（１）のときにｘＲは一定値”Ｒｅになる。工
、はｘＲｏにくらべてかなり小さいので、この場合エミ
ッタ端子Ｅに流れる電流の制限設定値工　はほぼ工ちに
等しち い。（１）式より となるがＲをトランジスタエと同−半導体素体内に拡散
法で構成しようとすると、拡散のばらつきにより　工ち
値がばらつく。また（２）式においてｖ、、、　’ｖ、
、　ＶＢＩＩ、は温度に対して負の特性があり、−力紙
、ＨＲは正の特性をもつ。今、温度上昇により、ｖＩＦ
、’　ｌ　ｖＩＦ、およびＶＢＩＣがＡＶ下がり、Ｒが
ＡＲが上がったとすると Ｒ＋八へ　　　　　　　　Ｒ −−−−−−（３） となり、ｘＩＣｏは常温より小さくなる。

本発明の目的は上述の欠・点を除去し、電流制限設定値
のばらつきならびに温度による変動が少ない過電流制限
機能をもつ半導体装置を提供す゛ることにある。

１１１　　。

この目的は、主トランジスタのヘース端子とエミッタ端
子との間にそのトランジスタのベース・工°ミッタ接合
と抵抗との直列接続と二つのＰＭ接合の直列接合とが各
接合の向きを同じにして並列に接続されるものにおいて
、二つのＰＮ接合のうちの少なくとも一つが別のトラン
ジスタのベース、エミッタ接合であり、この別のトラン
ジスタのコレクタが主トランジスタのコレクタ端子に接
続されることによって達成される。

以下図を引用して本発明の実施例について説明する。第
２図は本発明の一実施例の回路図を示し、第１図のダイ
オード２．Ｓの代りにダーリントン接続のトランジスタ
５，６のベース、エミッタ間の順方向特性が利用されて
おり、かつトランジスタ５，６のコレクタが主トランジ
スターのコレクタに接続されている。この場合工もツタ
電流工。

は抵抗Ｒを流れる電流ｘＲとトランジスタ５のコレクタ
電流Ｉ　の和になる。第２図において、ト宜 ランジスタ５．６のベース、エミッタ間接合なり、、　
、　ｖ、、としたシ、（１）式と同様に）い５．。

Ｖ　　＋Ｒ・ニーＶ　　＋Ｖ　　−−−−−−（４）Ｂ
Ｘ　　　　　　Ｒ−Ｆ、ＩＦ。

のときの工、をニーとすると、そのときの主トランジス
ターの二之ツタ電流工、は Ｉ、。：　Ｉ、、　＋　ｘ、＝　ｘ−Ｂ。＋（１＋β、
×β）　Ｘ　Ｘｌ−−−−−−（５） （ただしβ、β　はそれぞれトランジスタ５゜６ ６の電流増幅率）となる。

（４）式を（５）式に代入すると ハ となり、電流制限値工、ｃｏはＲとβ、、β、とに依存
する。従って拡散のばらつきによりＲが大きくなって工
　が所望の値に達しないときは、β、βを大１ｉｊｏ　
　　　　　　　　　　　　　　　　　　　　　　Ｉ　　
　・きくすればよい。また（３）式では使用中の温度上
昇により　工　が小さくなり所望の値より外れるＩＣ。

虞があるが、（６）式ではβ２．β６が正の温度特性を
持っているので温度上昇時の工、の減少値とββ工　の
増加値とが相殺するように構成すれ各１１６１ 工、。の温度依存性を無くすることができる。

第３図はＮ形シリコン基板に第２図に示す回路を構成し
たもので、第２図に対応する部分にｉま同じ符号が付さ
れている。このような半導体装電番ま先ずＮ形基板１１
にＰ領域１２．１３．’　１４．１１５を拡散法で形成
する。ここで抵抗４を形成する領域１５の抵抗値を測定
する。次いでさらに選択拡散により夏領域１６，１フ、
１８．１９　を形成するが、抵抗番の抵抗値Ｒが最終的
に所期の値より大きくなる見通しの時には、領域１１，
１３．１７により形成されるトランジスタ５、領域１１
，１４．１８により形成されるトランジスタ６のエミッ
タ領域１７゜１８の濃度および深さを調節することによ
り、トランジスタ５，６の電流増幅率β、βを大きくす
６ する。逆に３が小さくなる見通しの時には電流増幅率β
、βを小さくすることにより工８゜を所定の６ 値にすることが容易にできる。

第４図においては、第２図の主トランジスタ１としてダ
ーリントン接続トランジスタ２１を用いているので、電
流制御用トランジスタを三重ダーリンシンシランジスタ
２８により構成している。

第５図、第６図においては第２図の制御用トランジスタ
６．６のうちの一つをダイオード２３により置き換えて
おり、残った一つのトランジスタの電流増幅率の調整、
あるいは温度特性により同様に本発明の効果を得る。

上述の例では各トランジスタはすべてＰｌｆＰ　）ラン
ジスタを用いているが、ＮＰＮ　）ランジスタにおいて
も全く同様に本発明を実施することができる。

以上述べたように、本発明は過電流制限型半導体装置と
してトランジスタのコレクタ、エミッタ電流が所定の値
を超えようとするのを、ベース電流を分流することによ
って制限するものを、その分流をさらにベース電流とす
る別のトランジスタのコレクタ、エミッタ電流としても
最初のトランジスタのコレクタ電流を分流することによ
り、所望の制限電流値の確保と刻限電流値の温度依存性
の排除を達成するものである。特に一つの半導体基板内
に両トランジスタを形成する場合には拡散工程の制御に
より容易に所望の制限電流値の確保ができるので本発明
によって得られる効果は極め・、ｔｌｌ： て大きい。　　　　　　　　　□１

【図面の簡単な説明】

第１図は従来の過電流制限型半導体装置の一例を示す回
路図、第２図は本発明の一実施例を示す回路図、第３図
は同一シリコン板肉に第２図の回路を構成した半導体装
置の断面図、第４．５．６図はそれぞれ本発明の異なる
実施例を示す回路図である。 １：主トランジスタ、４：抵抗、５．６：制御用トラン
ジスタ、２１：主ダーリントンＦランジスタ、２２二制
御用三重ダーリントントランジスタ０ 牛 の ４５ 第４図 １５図　　　　７６図 １、事件の表示　　特願昭叉−／δｏｏ６◇３、補正を
する者 事件との関係　　　　　　　　出願人 ４、代　理　人 補正の内容 １、明細書第４頁第１９行目より第２０行目にかけて「
主・・・電流」とあるを「電流制限値」と訂正する。 ２、明細書筒５頁ｆｓ１行目に「１．６・・・×工１」
とあるを［Ｉｇｏ　＝　Ｉｉｏ＋Ｉｘ＋Ｉｇ＝　Ｉｉｏ
＋（１＋β５×β＠）ｘＩＩＪと訂正する。 ３、明細書ｔａ６頁第１５行目に「三重」とあるを「三
段」と訂正する。 ４、明細書第７頁第２行目に「ＰＮＰ　Ｊとあるを「Ｎ
ＰＮＪと訂正する。 ５、同第３行目にｊ　ＮＰＮ　Ｊとあるを［１’ＮＰ　
Ｊと訂正する。 ６、明細書第８頁第８行目に「三重」とあるを「三段」
と訂正する。

Claims (1)

【特許請求の範囲】
1. １）主トランジスタのベース端子とエミッタ端子との間
   に該トランジスタのベース、エミッタ接合と抵抗との直
   列接続と二つのＰＭ接合の直列接続とを各接合の向きを
   同じにして並列接続して主トランジスタのエミッタ電流
   を制限するものにおいて、二つのＰＭ接合のうちの少な
   くとも一つが別のトランジスタのベース、エミッタ接合
   であり、該別のトランジスタのコレクタが前記主トラン
   ジスタのコレクタ端子に接続されたことを特徴とする過
   電流制限型半導体装置。