JPS587984A - 信号蓄積型光電変換素子の信号蓄積時間制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、入射光に応じた電気信号を蓄積可能な光電変
換素子の信号蓄積時間の制御方式に係り、特に−ヒ記光
電変換素子の動作開始時等の如く犬ｒｌｌ　Ｋ蓄積時間
を変更する必要が生じた場合の信号層積時間の制御方式
に関するものである。

近年発展の著るしいＣＣＤ等の１１４体撮像素子の使用
に際しては、良好な画像出力を得るためには、その信号
蓄積時間を素子面への入射光量の犬、小に応じて適切に
制御しガければならないことは知られており、その蓄積
時間の制御方式に関する提案も種々為されている。しか
し乍らか様な固体撮像素子の動作の開始時点等の如く、
犬［［Ｊに蓄積時間を変更する必要が生じた場合におい
ては、素子面への入射ｔ−Ｖに応じた適切な＃積時間に
到達する１でに相当長い時間がかかり、画像信号を得て
、何らかのシステム動作をさせる場合には、応答上の問
題が生じる。

特に、か様ム固体操像素子を用いたカメラ等に応用せる
合焦検知装置に於ては、動作開始時から合焦動作が行な
われる迄に要する時間は同装置の性能を決める極めて重
要な要素である。

本発明は、か様な固体撮像素子を用いる際にその動作開
始時等の如く大ｒｌ」に蓄積時間を変更する必要が生じ
た場合の高速なる適切な蓄積時間制御を行ない得る新規
な有益な方式を提供するものであり、本発明に依ればか
椋な素子を用いたシステムの高速立上り動作が可能とな
るものである。

勿論、固体撮像素子の蓄積時間が−たん適正な値に設定
されてより後は入射光量の変化に追従した々めらかな蓄
積時間の制御が行なわれるようにもするものである。

以下添付図面に従って本発明の詳細な説明を打力うが、
本発明に係る蓄積時間制御方式の好適なる応用例と考え
られるカメラ着の合焦検知装置を例とする。しかし乍ら
、もとより本発明は以下の例にのみ有用であるものでは
な（ＣＯＤ等の固体撮像素子を用いる装置にはことごと
く有用である。

第１図は本発明を用いるに適しだ合焦設置検知装置の一
例の合焦検出方法の原理を示す模式図であり、同図中１
はその光軸を１′とする結像レンズであり、２は、同光
軸１′中に配設され、半透過部２′及び２“及び全反射
部２Ｕ／を有するビーム・スプリッタである。か様なビ
ーム・スプリッタの半透過部２′に上記結像レンズから
の光束が入射し、他方の半透過部２“及び全反射部２“
′で３本の光束３，４．及び５に分割される様子が示さ
れている。半透過部２′は、入射光束の１／３を透過し
、２／３を反射する特性を有し、他の半透過部２“は１
／２を透過し、１／２を反射する特性を付与せられたも
のとすれば、上記の３分割光束のエネルギーは等しくな
ることは明らかである。

６は３個の受光部６／　、　６（／及び６“′を有する
固体撮像素子等の光電変換素子である。いま結像レンズ
による光束の収れん点が７で示す点にあるとすると他の
分割光束の収れん点は７′及び７″となることは容易に
理解出来る。若し受光部６“上に半透過部２“で反射さ
れ分割される光束４の収　　　　゛れん点が一致してい
るものとすれば、受光部６′に入射する光束３の収れん
点７は受光部６′より後方にあり、受光部６“′に入射
する光束５の収れん点７″は受光部６１／／より前方に
あることになり、それぞれのずれ量は、半透過部２′、
２“及び全反射部２″′　　相互の間隔が等しいとすれ
ば、同一になり、その結果受光部６“上の像の鮮明度が
最大で、他の受光部上の像は低いが同様の鮮明度と々る
。若し結像レンズ１を光軸１′に沿って移動されるとす
れば３個の受光部上の像の鮮明度は同図（Ｃ）の如く変
化する、すなわち受光部６′、６“及び６“′−Ｈの像
の鮮明度及びその変化を夫々８′。

８“及び８“′で表わすものとすれば購軸に結像レンズ
１の移動量（右方移動するときは、横軸方向で右方とす
る。）だて軸に鮮明度をとれば、３個の山形の曲線が並
んだものとなる。同図（ａ）に示す状態は同図（Ｃ）で
は９で示す点に対応している。光電変換素子６の受光部
６“を結像レンズ１の予定焦点面に配設すれば同図（ａ
）の状態すなわち、各受光部の鮮明度の関係が同図（Ｃ
１中９で示される場合に結像レンズ１の合焦位置の検知
が為されることにたり、同レンズによる結像面が受光部
６“の前方あるいは後方にある場合に応じて、鮮明度８
′と８“′の大小関係が反射することは同図（Ｃ）にお
いて明らかであり、この結果、結像レンズ１の予定焦点
面に対する、いわゆる前ビン状態後ピン状態が検知可能
となる。同図（ｂ）は、光電変換素子６の正面図であり
、同図では各受光部６′、６“及び６“′は細い帯状の
たとえばリニアー〇　Ｃｌ）等であるが、その形状は本
例に限られるものでは々い。

か様にしてビームスプリッタと３個の受光部を有する光
電変換素子を用いた合焦設置検知装置が成立する訳であ
るが、各受光部からの画像信号を読み出し、同信号から
像鮮明度信号を抽出し更に３個の鮮明度の大小関係を判
別する作用を有する電気回路のブロックダイヤグラムを
第２図に示す。同図に於ける各ブロックの多くは、一般
に公知の回路構成の再々るものもあり、更に本件出願人
の出願に係る特開昭５５−１８６５２号等一連の出願性
にその山谷の詳細が開示されているため、詳細な回路構
成は本件発明に係る部分を中心に示すものとする。同図
に於て６は、第１図に示す３個の受光部を有するＣＯＤ
等の光電変換素子（以後ＣＣＤと称する。）であり同素
子を動作させるための一連のクロック信号は、クロック
ドライバーＣＬ　Ｋ　Ｉ’）から与えられており、これ
らのクロック信号は予じめ決められた順序でＣＣＤ６の
電荷の蓄積、転送、リセット等の一連の動作を行なわし
めるものである。

ＣＣＤ中で所定時間蓄積され、転送されて来る電荷は、
同ＣＯＤの出力部で電荷−電圧変換が行なわれた後、画
像信号として雑音抑圧用コンデンサＣを介してバランス
調整回路ＢＡに人力される。このとき、ＣＣＤ３個の受
光部に対応した画像信号はＣＯＤの構成によって定１つ
だ順序で時系列的に読み出される。バランス調整回路Ｂ
Ａは、第３図に示す如く、公知のマルチプレクサ−と、
３個の可変抵抗器を接続したものである。すなわち第３
図において端子１０へ上述の画像信号が人力され可変抵
抗器１２，１３゜１４　　を経てマルチプレクサ１１に
供給される。

マルチプレクサ１１は各受光部に対応した画像信号が入
力されるタイミングを与える信号を端子１６から受けて
、夫々の受光部に対応した画像信号を夫々、可変抵抗器
１２．１３及び１４を経て増巾器１７に出力する。可変
抵抗器１２゜１３．１４　　は各受光部からの画像信号
のバランス調整を為すものである。それらの出力は共通
して増巾器１７に入力され、帰還抵抗１８との比で決ま
る各像のゲインが調整されて、次の電気回路に入力され
る。この様な画像信号のバランス調整は、ビームスプリ
ッタ２によって分割される３光束のエネルギーに不均衡
がある場合に有用なものである。端子１６から与えられ
る同期信号は後述するタイミング・ゼネレータから供給
される。本例では３個の可変抵抗器の例を示しだが、２
個を用い、それで、他の１個にバランスさせることも、
もとより可能である。本回路系は各種信号処理が一連の
同期信号に基づいて行なわれる必要があるためそれらの
同期信号をタイミング、・ゼネレータＴＭ（’ＴＢによ
す得ている。タイミングゼネレータは、水系の動作指令
信号５ＷＡＰ　（カメラで云えばシャッタボタンの第１
押下動作に連動して発生される信号）及びパワーアップ
クリヤ信号１）　Ｕ　Ｃを受けて、予しめ決められた順
序で各回路ブロックに供給される各種の同期信号を発生
する作用を為すものであり、その具体的回路は公知の技
術で可なるものであり、ただ、本例の回路系の動作ル態
に適合した同期信号群を発生すべく設計されるも乙 のである。上記のクロック・ドライバーＣＩ、Ｋｌ）Ｂ
タイミング・ゼネレータＴＭＧ１１Ｂからの同期信号を
受けて動作する。

バランス調整口ｙ　Ｂ　Ａにて、バランス調整された各
画像信号は、第１のサンプルホールド回路ＳＨＡ及び第
２のサンプルホールド回路ＳＨＢに入力される。第１の
サンプルボールド回路ＳＨＡは、ＣＣＤの各要素の画像
信号の整形作用を為すものであり、各要素信号がＣＣＤ
から出力されるタイミングに同期したサンプリング・パ
ルスをタイミング・ゼネレータ’１１’　ＭＯＥかう受
するものである。実際のＣＣＤは半導体であるため、い
わゆる暗電流の影響を温度、蓄積時間に関して受けるた
め、画像信号は実際に受光した光量に対応した信号に上
記の暗電流レベルが重畳したものとなり、換言すればこ
の一！脣では雑音の多い信号となるために’Ｉ　ＣＣＤ
の受光部の一部をアルミマスク等で遮光しておき、こと
から出力される信号レベルを暗電流レベルに対応するも
のとｗカして、遮光された部分（以後、これを暗電流ビ
ットと称する。）の出力すなわち暗電流レベルと受光部
からの出力信号レベルの差をとることよって、上記の如
き暗電流の影響を除くことを行なう。本例のＣＯＤの受
光部の端部には図示しない暗電流ビットがあり、同ビッ
トの出力が最初に出力される如くに為されているものと
する。第２のサンプルホールド回路ＳＨＢはこれら暗電
流ビットの出刃レベルをサンプルホールドする作用を有
する様に配設されるもので、タイミング・ゼネレータか
らは、同信号を所定時間だけホールドする指令信号をも
受ける。サンプルボールド回路Ｓ　ＦＩ　Ａは受光部か
らの画像信号をサンプルホールドするもので、８　ＨＡ
の出力信号と、ＳＨＢの出力信号はその差をとるために
差動増巾器１）ＩＦに人力される。か様にして差動増［
１］器Ｄ　Ｉ　Ｊｒ゛の出力である画４１″４！信号は
上述の暗電流レベルが相殺された受光光成に正確に比例
した信号となる。差動増［ｔ］器の出力は仄いで、一方
ではバイパスフィルターＨＰ　Ｉｉ”に人力されると共
に他方では２個のコンパレータＣＯＭＰＡ　、　　ＣＯ
ＭＰＢ　に入力される。

ＣＯＭ　Ｐ　Ａには参照電圧ｖＡがＣＯＭＰＢには参照
電圧ＶＢが与えられており、これらにより、いわゆるウ
ィンドウ・コンパレータな構成する。同ウィンドウ・コ
ンパレータの作用を第４図を用いて説明する。

第４図（ａ）　、　（１））　、　（Ｃ）は、横軸を時
間軸にとり、たて軸を電圧にとって上記の暗電流補償さ
れた画像信号（以後これを暗電流補償信号と称する。）
のピーク値と、上記参照電圧■Ａ、ＶＢ　　との関係を
示すものであり、同図（ａ）中の矢印６“′、６″　　
及び６′はＣＣＤ６の各受光部６乙６Ｕ及び６′からの
画像信号が出力されているタイミングを表わす号レベル
が過大であることを示す。このときは、両コンパレータ
ＣＯＭ’ｉＪＡ　、　ＣＯＭＰＢ　　の出力は共にハイ
に々る。同図（ｂ）は、暗電流補償信号が全ての領域で
ＶＢを下回り、信号レベルが過少であることを示してい
る。このときは、両コンパレータの出力は共にロウにな
る。同図（ｃ）は、暗電流補償信号のピークが黒と晃　
の間にあり、適正レベルであることを示している。この
ときは、ＣＯＭＰＢ　　の出力のみがハイとなる。ＶＡ
及びＶＢが本回路系における暗電流補償信号の適正レベ
ル範囲を設定する如くに選択されているものとすれば、
両コンパレータ出力のハイ、ロウの組合わせが暗電流補
償信号レベルの適正、不適正を表わすものと々る。本例
では、ＶＡ＞　ＶＢと設定すれば、両コンパレータの出
力が共にハイのときは、−Ｆ記信号レベルが飽和状態も
含めて過大であり、逆に両コンパレータの出力が共にロ
ウのときは、上記信号レベルが過少であり、コンパレー
タＣＯＭＰＡ　の出力がローでアリコンハレータＣＯＭ
ＰＢ　の出力がハイであるときのみ、−ｈ記信号レベル
が適正状態にあることを示す。

暗電流補償信号の過大なるときは、ＣＣＤの蓄積時間を
短縮し、逆に過少々るときは、同蓄積時間を伸長し、常
に同出力レベルの適正化を図るために両コンパレータの
出力は、蓄積時間制御回路Ａ　Ｇ　Ｃに供給される。蓄
積時間制御回路ＡＧＣは各受光部における暗電流補償信
号が出力されているタイミングで両コンパレータの出電
流補償信号のレベルによって、蓄積時間の短縮又は伸長
の指令信号をタイミング・ゼネレータに人力する。タイ
ミング・ゼネレータはこれを受けて、欠目のＣＣＤ出力
の読み出し時にＣＣＤの蓄積時間が短縮又は伸長される
様にクロック・ドライバーＣＬＫＤの動作を規定するも
のである。バイパスフィルタＩ（Ｐ　１！”は画像信号
の変化の程度を評価するもので、画像信号の高周波成分
を抽出し、本方式の像鮮明度評価の第一歩を構成するも
のである。バイパスフィルタＩ−Ｉ　Ｐ　ＦにはＣＣＤ
の各受光部に対応した画像信号が入力されるタイミング
に同期した同期信号がタイミングゼネレータＴＭＧＥか
ら供給される。

これは各画像信号の開始時点での信号の急激な変化によ
って生じる像の鮮明度とは無関係なＨＰ　Ｆの出力の発
生を防止するだめのもので、上記同期信号により、ＨＰ
Ｆが一時的にリセット状態に為されるものである。バイ
パスフィルタ）Ｉ　Ｐ　Ｆの出力は、絶対値回路ＡＢ８
医いて２乗回路ＳＱＲに送られる。絶対値回路ＡＢ８は
、バイパスフィルタＨＰ　Ｆの出力の絶対値化を図るだ
めのもので、画像信号の変化は正、負存在する（明から
暗、暗から明）ために、この壕＼では後述する積分回路
を通したとき、像パターンによって４出力が相殺されて
、結果的に鮮明厩の信号がＯになることを防ぐものであ
る。２乗回路ＳＱＲは例えば半導体の非線形入出力特性
を用いて実現可能なものであるが、水系に於ける機能は
、１−ＩｐＨｉ’の出力の大なるもの、すなわち画像信
号の時間的変化が急激であす、シたがってより高い鮮明
度の状態と強調評価するだめのものである。２乗回路８
　Ｑ　ＴＬにはＣＣＤ受光部、すなわち測定視野の端部
付近の画像の鮮明度の評価のウェイトを下げることによ
り、視野外の像がデフォーカス時に視野内にデフォーカ
スした像の一部として入り込み、正規の鮮明度評価に対
する誤差要因となったり、結像レンズのブレにより、測
定視野内に別の像が出入りして過渡的な誤差を発生させ
ることを抑止するために窓関数発生器ＷＩＮが設けられ
、同発生器の出力により、２乗回路のゲインが視野端部
は低く中央部では高くなる様に制御される。このために
各受光部の開始及びＣＣＤの各要素の読み出しに同期し
たタイミング信号をタイミング・ゼネレータＴＭＧｇか
ら供給され同信号人力時から、各要素が読み出される番
地（視野内の番地）に対応して予じめ定められた関係で
２乗回路ＳＱＲ，のゲインを制御するものである。か様
にして、強調された鮮明度情報を含む、２乗回路Ｓ　Ｑ
　Ｒ，の出力は、受光部全域に亘る積分により、各受光
部の像の鮮明度を出力するための積分回路ＩＮ’Ｅ’に
人力される。積分回路ＩＮ’Ｉ’には、各受光部に対応
したタイミングで積分及び積分リセットを行なわれる様
にタイミング・ゼネレータＴＭＧＢからの同期信号が供
給される。

か様にして積分回路ＩＮＴの出力はＣＯＤから読み出さ
れる各受光部の順度に応じだ各像の鮮明度の電気出力に
相当するものである。積分回路ＩＮＴの出力はアナログ
出力であるだめ、後述の結像レンズの合焦前ビン、後ピ
ンを判定する論理演算回路ＣＰＵでの信号処理を容易な
らしめるためにＡ−Ｄ変換するためにＡＤ変換回路Ａ／
Ｄに供給され、ディジタル値に変換される。

丁なわｂ３琢の槽定祝封からの画像信号の読み出しから
、積分回路ＩＮＴに至る一連のいわば像鮮明度信号処理
過程の内のアナログ処理の内容を一層明らかならしめる
ために、各回路ブロックの出力源形を示す図である。同
図では全て横軸は、時刻を示し、だて軸は電圧又は電流
出力を任意単位で示しである。図中の矢印６′、６“。

６“′はＣＣＤの各受光部６′、６“及び６″′に対応
した信号が読み出され、処理される時間的タイミングを
示している。また、各像の状態は受光部６“の像が最も
鮮明度の高い状態すなわち第１図（Ｃ）の９で示される
如き、結像レンズの合焦状態を示しである。まだ図はＣ
ＯＤからの一回分の信号読み出しの状態であり、実際は
か様な信号がくり返し読み出されるものである。同図（
ａ）はＣＣＤから読み出されサンプルホールドｌｉ’１
ｌＳＨＡを通した後の画像信号を示す。読み出される順
番は受光部６“′、６“及び６′であるとしている。図
中りで示す電圧は暗電流レベルであり、同レベルが最初
に読み出され、サンプルホールド回路Ｓ　ＨＢでホール
ドされるものである。同図（ｂ）は差動増巾器ＤＩＦの
出力す々わち暗電流補償信号を示し、暗電流レベルＤは
相殺されている。同図（Ｃ）はバイパスフィルターＩＩ
　ｌ）　Ｆ’の出力、同図（ｄ）は絶対値回路ＡＢＳの
出力である。

同図（ｅ）は２乗回路ＳＱＲの出力を示す因であり、図
中破線で示す等脚台形は、先述しだ窓関数発生器ＷｉＮ
にて発生する態形状に応じて２乗回路ＳＱＲのゲインが
測定視野内で変化する様子を示すものである。同図（ｆ
＞は積分回路ＩＮＴの出力信号を示し、Ａ（８“’）Ｂ
（８″）及びＣ（８’）は、夫々の受光部６“′、６“
、及び６′中の像の鮮明度に対応したレベルでこれをＡ
、Ｂ、Ｃと名付ける。Ａ　、　Ｂ　、Ｃは第１図（ｃ）
に示す８　”　、８“及び８′のカーブの９で示す点の
レベルに対応している。か様なＡ、Ｂ、Ｃは先述のＡ−
Ｄ変換回路を介してディジタル化され論理演算回路ＣＰ
Ｕに人力される。同回路ＣＰＵでは予じめ設定された合
焦前ピン、後ピン、あるいは判断停止の条件に従ってＡ
、Ｂ、Ｃのレベルの大小関係及び演算を行なう。基本的
には合焦状態ではＢ＞Ａ、ＣかつｊＭ＝；Ｃ，前ビン状
態ではＣ）Ａ、後ビン状態はＡ＞Ｃとなり、これらの条
件の内、どれが成立するかを判定し、論理演算回路Ｃｌ
）　Ｕが３状態に対応した出力を後接の表示回路ＤＩＳ
Ｐに供給する。表示回路はその基本構成として論理回路
及びＬＥＤ等の表示素子の駆動を司どる駆動回路から成
るもので、ＣＰＵからの指令に応じて本例でけ合焦状態
では発光ダイオードＬＩＢを点灯せしめ、前ビン、後ビ
ンの状態に対しては発光ダイオードＩＪＤＣ及び発光ダ
イオードＩＪＥＤＡをそれぞれ点灯せしめて撮影者に結
像レンズの焦点調節状態を視認せしめるものである。

Ｒは電源電圧■を発光ダイオードに供給する際の保護抵
抗である。本例では表示素子として発光ダイオードの例
を示すが表示素子としては、この外に液晶、エレクトロ
クロミー等でも何らん 差しつかれない。

第６図は、か様な合焦位置検知装置においてＣ０Ｄ６に
対する蓄積時間制御を極めて高速で行ない得る本発明に
従った上記蓄積時間制御回路ＡＧＣの具体例を本発明の
一実施例として示すものである。同図に於て破線で示す
ブロックが第２図示の蓄積時間制御回路ＡＧＣに対応す
るものであり、コンパレータＣＯＭＰＡ　、　ＣＯＭＰ
Ｂの出力をとり込み、その出力としての蓄積時間制御信
号を出力線１９を介してタイミング・ゼネレータＴＭＧ
Ｂに与えるものである。タイミングゼネレータＴＭＧｇ
からはパワーアップ・クリヤ信号を入力線２０を介して
、まだ、蓄積時間更新のためのス）ｏ−プパルスを入力
線２１を介して受ける。２２はＲＯＭ　（Ｒｅａｄ　０
ｕｌｙ　Ｍｅｍｏｒｙ）、２３１　　畦針陰６ビツトの
Ｄフリップ・フロッグである。ＲＯＭ２２　　の入力Ａ
、〜Ａ、　　はフリップ・７０ツブ２３の出力を受ける
様に為されており、まだ人力Ａ、、Ａ、は先述のコンパ
レータＣＯＭＰＡ。

ＣＯＭＰＢ　の出力を受容する様になされている。

ＲＯＭ２２の出力Ｄｏ−Ｄ４はコンパレータＣＯＭＰＡ
。

ＣＯＭＰＢ　の出力状態と入力Ａｏ％Ａ、の状態にょσ
慕久近似ぼたに退便制御の別の指令を行なう出力である
。ＲＯＭ２２の出力Ｄｏ−Ｄ、は６ピツトＤフリツプ書
フロツプ２３の入力に接続され、タイミングゼネレータ
ＴＭＧｇからの蓄積時間更新ストローブ毎にこのＤｏ−
Ｄ５の信号がクリップフロップ２３によりラッチされ、
そしてこれは蓄積時間制御信号として信号線１９を介し
てタイミングゼネレータＴ　Ｍ　Ｇｌｆｌに送られると
共にその状態をＲＯＭ２２の人力Ａｏ−Ａ５に対する入
力情報として該Ｉ（，０Ｍ２．２に人力される。信号約
２０を介して送られるパワー・アップ・クリヤ信号はシ
ステムの電源投入時の信号で同信号により６ビツトＤフ
リツプ・フロップ２３はクリヤーされ、ＩＬＯＭ２２に
はパワー・アップ・クリヤ信号が人力されたときはその
入力Ａ、　％Ａ、の信号とＩ〜ては全て“０“の状態が
与えられる。

以−Ｆの構成を有する蓄積時間制御回路ＡＧＣの動作つ
いて人出力の状態遷移を示す下記第１表を参照し乍ら説
明する。

第１表に於て、ＣＯＭＰＡ（ＡＤＲ７）及びＣＯＭＰＢ
（ＡＩ）Ｌ（６）はコンパレータＣＯＭＰＡ及びＣＯＭ
’ＰＢの出力状態を示す。すなわち共にＯ°°のときは
蓄積時間が短かすぎて画像信号が不十分力レベルの場合
、共に“１“のときは逆に蓄積時間が長すぎて画像信号
が飽和気味である場合、ＣＯＭＰＢ−近似モードを“ビ
は追従制御モードを示す。各行のＯＬＤ　ＤＡＴＡ（Ａ
Ｉ）ＩＬＯ−４）＝ｉ　（ｉ＝０．１．２．・・・３１
）は、１％０Ｍ２２人力Ａｏ−Ａ４の状態、すなわち、
ム 蓄積時間更新の前回のストローブによって設定された蓄
時時間に対応しており各ｉには適当な長さの蓄積時間が
１が犬なる程、長蓄積時間として対応している。各行及
び列の要素は、前回のス）ｏ−ブによって設定された蓄
積時間状態に対してＣＯＭＰＡ、　、　ＣＯＭＰＢの今
回の情報及びＵｌ）／ＳＡで表わされるモードにより、
どの蓄積時間に移行すべきかを示すものであり、同要素
令を示し、後者は追従制御モードに移行する命令を示し
ている。たとえばシステム動作開始時にパワーアップ・
クリヤ信号が６ビツトＤフリソゾフロソプ２３に与えら
れると入力Ａ、〜Ａ４は全て“０“になる（第１行ＯＬ
Ｄ　ＤＡＴＡ（ＡＤＲＯ−が伸ばされる。この状態でＣ
ＯＭＰＡ＝ＣＯＭＦＢ＝’０″であるとすると、すなわ
ち蓄積時間が短かすぎると次のストローブでは２４に蓄
積時間が伸ばされる。か様にしてこの様な場合には蓄積
時間が１ステツプずつ伸長されるのではなく、全ステッ
プ（３２）の中央にとび次に中央から長い方への半分、
すなわち、２４に移行する様になってフ・・ いる。若しこの状態で、次のストロ−立°でＣＯＭＰＡ
＝ＣＯＭＰＢ−“１１１．すなわち、蓄積時間が長過ぎ
３状態に々つだとすると、次のストローブ似的に蓄積時
間が制御される。この状態でＣＯＭ−ＰＡ＝“０”、　
ＣＯＭＰＢ＝“１″、すなわち適切な蓄積時間が設定さ
れたとすると、次のストローブでＬ蓄積時間は同じく２
０で、Ｄ５＝”１″となゆ、追従制御モードに移行する
。−け、追従制御モードに（多行すれば、後はコンパレ
ータＣＯＭＰＡ。

ＣＯＭＰＢ　の出力の組合わせに応じて、蓄積時間は１
ステツフ゛ずつ市り御される。

以−ヒに説明した如き制御動作を得る」−で必要とされ
るＲＯＭ２２のプログラムを第２表に示す。

／″″ ／ ＡＩＪＩＪＲｒ！Ｉ１１Ｉｌｌ−４ｊＬＵＵ１１ＪＩＬ
１１１ｔｌＪＤＡＴＡ−４４（ＩＯｌｌｏｏＢ）以上詳
述した様に本発明の方式によれば、システムのパワーオ
ン時から正しいシステム動作が行なわれる迄の時間が所
定の初期蓄積時間から１ステツプ毎に蓄積時間を伸長又
は短縮する場合に比して、極めて短時間で適正な蓄積時
間に到達出来ることにより装置の動作の高速化を図るこ
とができるものである。なお、本発明の方式は必らずし
もＲＯＭを用いる必要は無く、トｍｒｎ Ｐ　Ｌ　Ａ　（Ｐｒｏｇｖａｗｗａｂｌｅ　Ｌｏｇｉｃ
　Ａｕｙ）　ｆも、あるいは、ワイアードロジックでも
実現可能であり、更には例えばＴＩ社製の型番７４ＬＳ
５０２で指定されるサクセシブ［相］アブキシメイショ
ン・レジスタ（Ｓｕｃｃｅｓｓｉｖｅ　Ａｐｐｒｏａｘ
ｉｍａｔｉｏｎ　Ｒｅｇｉｓｔｅｒ）と同じく型番７４
ＬＳ１ｆｉｌで指定されるプリセッタブル・アップ・ダ
ウン・カウンタ（Ｐｒｅｓｅｔｌａｂｌｅ　ｕｐ−ｄｏ
ｗｑ　Ｃｏｕｎｔｅｒ）との組合わせにても、同様の方
　　　　□法が実現できるものである。

【図面の簡単な説明】

第１図は本発明の方式を適用可能な合焦位置検知装置の
一例の合焦位置検知の原理を説明するだめの模式図で、
（ａ）は該装置の光学的配置構成を、（ｂ）は（ａ）に
於ける光電変換素子の受光部の構成を、（Ｃ）はｆａ）
に於ける３点での像の鮮明度の変化の様子を示す。 第２図は第１図で説明した原理に従う、本発明のカメラ
の一実施例に採用されている合焦位置検知装置の電気回
路系の構成を示すブロックダイアグラム、 第３図は第２図示回路系に於けるバランス調整回路の一
例を示す部分回路図、 第４図は第２図示回路系に於ける蓄積時間適否判定用ウ
ィンド・コンパレータの作用関係を説明するだめの信号
波形図、 第５図は第２図示回路系に於ける主要回路ブロックの出
力を示す出力波形図、 第６図は第２図示回路系に本発明を適用した場合のその
蓄積時間制御回路の一具体１＋Ｕを本発明の一実施例と
して示すブロックダイアグラムである。 ６・・・信号蓄積型光電変換素子（ＣＯＤ）、６’　、
６”　、６“′・・・　　受光部、ＣＯＭＰＡ　、　Ｃ
ＯＭＰＢ−ニア　：ｙパレータ、ＡＧＣ川信用蓄積時間
制御回路、２２・・・ＩＬＯＭ、　２３・・・６ビツト
Ｄフリツプ・フロップ、ＴＭＧｇ・・・タイミングゼネ
レータ。 特許出願人　　キャノン株式会社

Claims (2)

【特許請求の範囲】
1. （１）　　入射光に応じた電気信号を蓄積可能な光電変
   換素子の信号蓄積時間を制（財）する際に、太ることを
   特徴とする信号蓄積型光電変換素子の信号蓄積時間”：
   ｌｉ制御方式。
2. （２）　　入射光に応じた電気信刊を醒積可能な光電変
   換素子の信号蓄積時間を制御する際に、該とする信号を
   積型光電変換素−トの信号Ｓ積時間制御力式。