JPH0230631B2

JPH0230631B2 -

Info

Publication number: JPH0230631B2
Application number: JP56106341A
Authority: JP
Inventors: Shinji Sakai; Nobuhiko Shinoda; Takao Kinoshita; Mitsuya Hosoe
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1981-07-08
Filing date: 1981-07-08
Publication date: 1990-07-09
Also published as: DE3225467C2; JPS587984A; DE3225467A1; US4633075A

Description

【発明の詳細な説明】

本発明は、入射光に応じた電気信号を蓄積可能
な光電変換素子の信号蓄積時間の制御方式に係
り、特に上記光電変換素子の動作開始時等の如く
大巾に蓄積時間を変更する必要が生じた場合の信
号蓄積時間の制御方式に関するものである。近年発展の著るしいCCD等の固体撮像素子の
使用に際しては、良好な画像出力を得るために
は、その信号蓄積時間を素子面への入射光量の
大、小に応じて適切に制御しなければならないこ
とは知られており、その蓄積時間の制御方式に関
する提案も種々為されている。しかし乍らか様な
固体撮像素子の動作の開始時点等の如く、大巾に
蓄積時間を変更する必要が生じた場合において
は、素子面への入射光量に応じた適切な蓄積時間
に到達するまでに相当長い時間がかかり、画像信
号を得て、何らかのシステム動作をさせる場合に
は、応答上の問題が生じる。特に、か様な固体撮
像素子を用いたカメラ等に応用せる合焦検知装置
に於ては、動作開始時から合焦動作が行なわれる
迄に要する時間は同装置の性能を決める極めて重
要な要素である。本発明は、か様な固体撮像素子を用いる際にそ
の動作開始時等の如く大巾に蓄積時間を変更する
必要が生じた場合の高速なる適切な蓄積時間制御
を行ない得る新規な有益な方式を提供するもので
あり、本発明に依ればか様な素子を用いたシステ
ムの高速立上り動作が可能となるものである。勿論、固体撮像素子の蓄積時間が一たん適正な
値に設定されてより後は入射光量の変化に追従し
たなめらかな蓄積時間の制御が行なわれるように
もするものである。以下添付図面に従つて本発明の詳細な説明を行
なうが、本発明に係る蓄積時間制市御方式の好適
なる応用例と考えられるカメラ等の合焦検知装置
を例とする。しかし乍ら、もとより本発明は以下
の例にのみ有用であるものではなくCCD等の固
体撮像素子を用いる装置にはことごとく有用であ
る。第１図は本発明を用いるに適した合焦設置検知
装置の一例の合焦検出方法の原理を示す模式図で
あり、同図中１はその光軸を１′とする結像レン
ズであり、２は、同光軸１′中に配設され、半透
過部２′及び２″及び全反射部２を有するビー
ム・スプリツタである。か様なビーム・スプリツ
タの半透過部２′に上記結像レンズからの光束が
入射し、他方の半透過部２″及び全反射部２で
３本の光束３，４，及び５に分割される様子が示
されている。半透過部２′は、入射光束の1/3を透
過し、2/3を反射する特性を有し、他の半透過部
２″は1/2を透過し、1/2を反射する特性を付与せ
られたものとすれば、上記の３分割光束のエネル
ギーは等しくなることは明らかである。６は３個
の受光部６′，６″及び６を有する固体撮像素子
等の光電変換素子である。いま結像レンズによる
光束の収れん点が７で示す点にあるとすると他の
分割光束の収れん点は７′及び７″となることは容
易に理解出来る。若し受光部６″上に半透過部
２″で反射され分割される光束４の収れん点が一
致しているものとすれば、受光部６′に入射する
光束３の収れん点７は受光部６′より後方にあり、
受光部６に入射する光束５の収れん点７″は受
光部６より前方にあることになり、それぞれの
ずれ量は、半透過部２′，２″及び全反射部２相
互の間隔が等しいとすれば、同一になり、その結
果受光部６″上の像の鮮明度が最大で、他の受光
部上の像は低いが同様の鮮明度となる。若し結像
レンズ１を光軸１′に沿つて移動されるとすれば
３個の受光部上の像の鮮明度は同図ｃの如く変化
する、すなわち受光部６′，６″及び６上の像の
鮮明度及びその変化を夫々８′，８″及び８で表
わすものとすれば横軸に結像レンズ１の移動量
（右方移動するときは、横軸方向で右方とする。）
たて軸に鮮明度をとれば、３個の山形の曲線が並
んだものとなる。同図ａに示す状態は同図ｃでは
９で示す点に対応している。光電変換素子６の受
光部６″を結像レンズ１の予定焦点面に配設すれ
ば同図ａの状態すなわち、各受光部の鮮明度の関
係が同図ｃ中９で示される場合に結像レンズ１の
合焦位置の検知が為されることになり、同レンズ
による結像面が受光部６″の前方あるいは後方に
ある場合に応じて、鮮明度８′と８の大小関係
が反射することは同図ｃにおいて明らかであり、
この結果、結像レンズ１の予定焦点面に対する、
いわゆる前ピン状態後ピン状態が検知可能とな
る。同図ｂは、光電変換素子６の正面図であり、
同図では各受光部６′，６″及び６は細い帯状の
たとえばリニアーCCD等であるが、その形状は
本例に限られるものではない。か様にしてビームスプリツタと３個の受光部を
有する光電変換素子を用いた合焦設置検知装置が
成立する訳であるが、各受光部からの画像信号を
読み出し、同信号から像鮮明度信号を抽出し更に
３個の鮮明度の大小関係を判別する作用を有する
電気回路のブロツクダイヤグラムを第２図に示
す。同図に於ける各ブロツクの多くは、一般に公
知の回路構成の可なるものもあり、更に本件出願
人の出願に係る特開昭55―18652号等一連の出願
件にその内容の詳細が開示されているため、詳細
な回路構成は本件発明に係る部分を中心に示すも
のとする。同図に於て６は、第１図に示す３個の
受光部を有するCCD等の光電変換素子（以後
CCDと称する。）であり同素子を動作させるため
の一連のクロツク信号は、クロツクドライバー
CLKDから与えられており、これらのクロツク信
号は予じめ決められた順序でCCD６の電荷の蓄
積、転送、リセツト等の一連の動作を行なわしめ
るものである。CCD中で所定時間蓄積され、転
送されて来る電荷は、同CCDの出力部で電荷―
電圧変換が行なわれた後、画像信号として雑音抑
圧用コンデンサＣを介してバランス調整回路BA
に入力される。このとき、CCD3個の受光部に対
応した画像信号はCCDの構成によつて定まつた
順序で時系列的に読み出される。バランス調整回
路BAは、第３図に示す如く、公知のマルチプレ
クサーと、３個の可変抵抗器を接続したものであ
る。すなわち第３図において端子１０へ上述の画
像信号が入力され可変抵抗器１２，１３，１４を
経てマルチプレクサ１１に供給される。マルチプ
レクサ１１は各受光部に対応した画像信号が入力
されるタイミングを与える信号を端子１６から受
けて、夫々の受光部に対応した画像信号を夫々、
可変抵抗器１２，１３及び１４を経て増巾器１７
に出力する。可変抵抗器１２，１３，１４は各受
光部からの画像信号のバランス調整を為すもので
ある。それらの出力は共通して増巾器１７に入力
され、帰還抵抗１８との比で決まる各像のゲイン
が調整されて、次の電気回路に入力される。この
様な画像信号のバランス調整は、ビームスプリツ
タ２によつて分割される３光束のエネルギーに不
均衡がある場合に有用なものである。端子１６か
ら与えられる同期信号は後述するタイミング・ゼ
ネレータから供給される。本例では３個の可変抵
抗器の例を示したが、２個を用い、それで、他の
１個にバランスさせることも、もとより可能であ
る。本回路系は各種信号処理が一連の同期信号に
基づいて行なわれる必要があるためそれらの同期
信号をタイミング・ゼネレータTMGEにより得
ている。タイミングゼネレータは、本系の動作指
令信号SWAF（カメラで云えばシヤツタボタンの
第１押下動作に連動して発生される信号）及びパ
ワーアツプクリヤ信号PUCを受けて、予じめ決
められた順序で各回路ブロツクに供給される各種
の同期信号を発生する作用を為すものであり、そ
の具体的回路は公知の技術で可なるものであり、
ただ、本例の回路系の動作形態に適合した同期信
号群を発生すべく設計されるものである。上記の
クロツク・ドライバーCLKDもタイミング・ゼネ
レータTMGEからの同期信号を受けて動作する。バランス調整回路BAにて、バランス調整され
た各画像信号は、第１のサンプルホールド回路
SHA及び第２のサンプルホールド回路SHBに入
力される。第１のサンプルホールド回路SHAは、
CCDの各要素の画像信号の整形作用を為すもの
であり、各要素信号がCCDから出力されるタイ
ミングに同期したサンプリング・パルスをタイミ
ング・ゼネレータTMGEから受けて、各要素信
号のレベルをサンプルホールドするものである。
実際のCCDは半導体であるため、いわゆる暗電
流の影響を温度、蓄積時間に関して受けるため、
画像信号は実際に受光した光量に対応した信号に
上記の暗電流レベルが重畳したものとなり、換言
すればこのままでは雑音の多い信号となるため
に、CCDの受光部の一部をアルミマスク等で遮
光しておき、ここから出力される信号レベルを暗
電流レベルに対応するものと見なして、遮光され
た部分（以後、これを暗電流ビツトと称する。）
の出力すなわち暗電流レベルと受光部からの出力
信号レベルの差をとることよつて、上記の如き暗
電流の影響を除くことを行なう。本例のCCDの
受光部の端部には図示しない暗電流ビツトがあ
り、同ビツトの出力が最初に出力される如くに為
されているものとする。第２のサンプルホールド
回路SHBはこれら暗電流ビツトの出力レベルを
サンプルホールドする作用を有する様に配設され
るもので、タイミング・ゼネレータからは、同信
号を所定時間だけホールドする指令信号をも受け
る。サンプルホールド回路SHAは受光部からの
画像信号をサンプルホールドするもので、SHA
の出力信号と、SHBの出力信号はその差をとる
ために差動増巾器DIFに入力される。か様にして
差動増巾器DIFの出力である画像信号は上述の暗
電流レベルが相殺された受光光量に正確に比例し
た信号となる。差動増巾器の出力は次いで、一方
ではハイパスフイルターHPFに入力されると共
に他方では２個のコンパレータCOMPA，
COMPBに入力される。COMPAには参照電圧
V_AがCOMPBには参照電圧V_Bが与えられており、
これらにより、いわゆるウインドウ・コンパレー
タを構成する。同ウインドウ・コンパレータの作
用を第４図を用いて説明する。第４図ａ，ｂ，ｃは、横軸を時間軸にとり、た
て軸を電圧にとつて上記の暗電流補償された画像
信号（以後これを暗電流補償信号と称する。）の
ピーク値と、上記参照電圧V_A，V_Bとの関係を示
すものであり、同図ａ中の矢印６，６″及び
６′はCCD６の各受光部６，６″及び６′からの
画像信号が出力されているタイミングを表わすも
のとする。同図ａでは暗電流補償信号の一部
（６″の一部）がV_A，V_Bを共に越えていて、信号
レベルが過大であることを示す。このときは、両
コンパレータCOMPA，COMPBの出力は共にハ
イになる。同図ｂは、暗電流補償信号が全ての領
域でV_Bを下回り、信号レベルが過少であること
を示している。このときは、両コンパレータの出
力は共にロウになる。同図ｃは、暗電流補償信号
のピークがV_AとV_Bの間にあり、適正レベルであ
ることを示している。このときは、COMPBの出
力のみがハイとなる。V_A及びV_Bが本回路系にお
ける暗電流補償信号の適正レベル範囲を設定する
如くに選択されているものとすれば、両コンパレ
ータ出力のハイ，ロウの組合わせが暗電流補償信
号レベルの適正，不適正を表わすものとなる。本
例では、V_A＞V_Bと設定すれば、両コンパレータ
の出力が共にハイのときは、上記信号レベルが飽
和状態も含めて過大であり、逆に両コンパレータ
の出力が共にロウのときは、上記信号レベルが過
少であり、コンパレータCOMPAの出力がローで
ありコンパレータCOMPBの出力がハイであると
きのみ、上記信号レベルが適正状態にあることを
示す。暗電流補償信号の過大なるときは、CCD
の蓄積時間を短縮し、逆に過少なるときは、同蓄
積時間を伸長し、常に同出力レベルの適正化を図
るために両コンパレータの出力は、蓄積時間制御
回路AGCに供給される。蓄積時間制御回路AGC
は各受光部における暗電流補償信号が出力されて
いるタイミングで両コンパレータの出力レベルを
判定可能な様にタイミング・ゼネレータTMGE
よりの同期信号を受けて動作し、暗電流補償信号
のレベルによつて、蓄積時間の短縮又は伸長の指
令信号をタイミング・ゼネレータに入力する。タ
イミング・ゼネレータはこれを受けて、次回の
CCD出力の読み出し時にCCDの蓄積時間が短縮
又は伸長される様にクロツク・ドライバーCLKD
の動作を規定するものである。ハイパスフイルタ
HPFは画像信号の変化の程度を評価するもので、
画像信号の高周波成分を抽出し、本方式の像鮮明
度評価の第一歩を構成するものである。ハイパス
フイルタHPFにはCCDの各受光部に対応した画
像信号が入力されるタイミングに同期した同期信
号がタイミングゼネレータTMGEから供給され
る。これは各画像信号の開始時点での信号の急激
な変化によつて生じる像の鮮明度とは無関係な
HPFの出力の発生を防止するためのもので、上
記同期信号により、HPFが一時的にリセツト状
態に為されるものである。ハイパスフイルタ
HPFの出力は、絶対値回路ABS次いで２乗回路
SQRに送られる。絶対値回路ABSは、ハイパス
フイルタHPFの出力の絶対値化を図るためのも
ので、画像信号の変化は正，負存在する（明から
暗，暗から明）ために、このまゝでは後述する積
分回路を通したとき、像パターンによつては出力
が相殺されて、結果的に鮮明度の信号が０になる
ことを防ぐものである。２乗回路SQRは例えば
半導体の非線形入出力特性を用いて実現可能なも
のであるが、本系に於ける機能は、HPFの出力
の大なるもの、すなわち画像信号の時間的変化が
急激であり、したがつてより高い鮮明度の状態と
強調評価するためのものである。２乗回路SQR
にはCCD受光部、すなわち測定視野の端部付近
の画像の鮮明度の評価のウエイトを下げることに
より、視野外の像がデフオーカス時に視野内にデ
フオーカスした像の一部として入り込み、正規の
鮮明度評価に対する誤差要因となつたり、結像レ
ンズのブレにより、測定視野内に別の像が出入り
して過渡的な誤差を発生させることを抑止するた
めに窓関数発生器WINが設けられ、同発生器の
出力により、２乗回路のゲインが視野端部は低く
中央部では高くなる様に制御される。このために
各受光部の開始及びCCDの各要素の読み出しに
同期したタイミング信号をタイミング・ゼネレー
タTMGEから供給され同信号入力時から、各要
素が読み出される番地（視野内の番地）に対応し
て予じめ定められた関係で２乗回路SQRのゲイ
ンを制御するものである。か様にして、強調され
た鮮明度情報を含む、２乗回路SQRの出力は、
受光部全域に亘る積分により、各受光部の像の鮮
明度を出力するための積分回路INTに入力され
る。積分回路INTには、各受光部に対応したタ
イミングで積分及び積分リセツトを行なわれる様
にタイミング・ゼネレータTMGEからの同期信
号が供給される。か様にして積分回路INTの出
力はCCDから読み出される各受光部の順度に応
じた各像の鮮明度の電気出力に相当するものであ
る。積分回路INTの出力はアナログ出力である
ため、後述の結像レンズの合焦前ピン、後ピンを
判定する論理演算回路CPUでの信号処理を容易
ならしめるためにＡ―Ｄ変換するためにAD変換
回路Ａ／Ｄに供給され、デイジタル値に変換され
る。第５図は、以上説明したCCDの各受光部、す
なわち３像の測定視野からの画像信号の読み出し
から、積分回路INTに至る一連のいわば像鮮明
度信号処理過程の内のアナログ処理の内容を一層
明らかならしめるために、各回路ブロツクの出力
源形を示す図である。同図では全て横軸は、時刻
を示し、たて軸は電圧又は電流出力を任意単位で
示してある。図中の矢印６′，６″，６はCCD
の各受光部６′，６″及び６に対応した信号が読
み出され、処理される時間的タイミングを示して
いる。また、各像の状態は受光部６″の像が最も
鮮明度の高い状態すなわち第１図ｃの９で示され
る如き、結像レンズの合焦状態を示してある。ま
た図はCCDからの一回分の信号読み出しの状態
であり、実際はか様な信号がくり返し読み出され
るものである。同図ａはCCDから読み出されサ
ンプルホールド回路SHAを通した後の画像信号
を示す。読み出される順番は受光部６，６″及
び６′であるとしている。図中Ｄで示す電圧は暗
電流レベルであり、同レベルが最初に読み出さ
れ、サンプルホールド回路SHBでホールドされ
るものである。同図ｂは差動増巾器DIFの出力す
なわち暗電流補償信号を示し、暗電流レベルＤは
相殺されている。同図ｃはハイパスフイルター
HPFの出力、同図ｄは絶対値回路ABSの出力で
ある。同図ｅは２乗回路SQRの出力を示す図で
あり、図中破線で示す等脚台形は、先述した態関
数発生器WINにて発生する態形状に応じて２乗
回路SQRのゲインが測定視野内で変化する様子
を示すものである。同図ｆは積分回路INTの出
力信号を示し、Ａ（８）Ｂ（８″）及びＣ（８′）
は、夫々の受光部６，６″，及び６′中の像の鮮
明度に対応したレベルでこれをＡ，Ｂ，Ｃと名付
ける。Ａ，Ｂ，Ｃは第１図ｃに示す８，８″及
び８′のカーブの９で示す点のレベルに対応して
いる。か様なＡ，Ｂ，Ｃは先述のＡ―Ｄ変換回路
を介してデイジタル化され論理演算回路CPUに
入力される。同回路CPUでは予じめ設定された
合焦前ピン、後ピン、あるいは判断停止の条件に
従つてＡ，Ｂ，Ｃのレベルの大小関係及び演算を
行なう。基本的には合焦状態ではＢ＞Ａ，Ｃかつ
Ａ≒Ｃ、前ピン状態ではＣ＞Ａ、後ピン状態はＡ
＞Ｃとなり、これらの条件の内、どれが成立する
かを判定し、論理演算回路CPUが３状態に対応
した出力を後接の表示回路DISPに供給する。表
示回路はその基本構成として論理回路及びLED
等の表示素子の駆動を司どる駆動回路から成るも
ので、CPUからの指令に応じて本例では合焦状
態では発光ダイオードLEDBを点灯せしめ、前ピ
ン、後ピンの状態に対しては発光ダイオード
LEDC及び発光ダイオードLEDAをそれぞれ点灯
せしめて撮影者に結像レンズの焦点調節状態を視
認せしめるものである。Ｒは電源電圧Ｖを発光ダ
イオードに供給する際の保護抵抗である。本例で
は表示素子として発光ダイオードの例を示すが表
示素子としては、この外に液晶、エレクトロクロ
ミー等でも何ら差しつかえない。第６図は、か様な合焦位置検知装置において
CCD６に対する蓄積時間制御を極めて高速で行
ない得る本発明に従つた上記蓄積時間制御回路
AGCの具体例を本発明の一実施例として示すも
のである。同図に於て破線で示すブロツクが第２
図示の蓄積時間制御回路AGCに対応するもので
あり、コンパレータCOMPA，COMPBの出力を
とり込み、その出力としての蓄積時間制御信号を
出力線１９を介してタイミング・ゼネレータ
TMGEに与えるものである。タイミングゼネレ
ータTMGEからはパワーアツプ・クリヤ信号を
入力線２０を介して、また、蓄積時間更新のため
のストローブパルスを入力線２１を介して受け
る。２２はROM（Read Only Memory）、２３
は、６ビツトのＤフリツプ・フロツプである。
ROM２２の入力A₀〜A₅はフリツプ・フロツプ２
３の出力を受ける様に為されており、また入力
A₆，A₇は先述のコンパレータCOMPA，
COMPBの出力を受容する様になされている。 ROM２２の出力D₀〜D₄はコンパレータ
COMPA，COMPBの出力状態と入力A₀〜A₅の
状態によつて決定される出力データを発生する。
またD₅は逐次近似または追従制御の別の指令を
行なう出力である。ROM２２の出力D₀〜D₅は６
ビツトＤフリツプ・フロツプ２３の入力に接続さ
れ、タイミングゼネレータTMGEからの蓄積時
間更新ストローブ毎にこのD₀〜D₅の信号がフリ
ツフロツブ２３によりラツチされ、そしてこれは
蓄積時間制御信号として信号線１９を介してタイ
ミングゼネレータTMGEに送られると共にその
状態をROM２２の入力A₀〜A₅に対する入力情報
として該ROM２２に入力される。信号約20を介
して送られるパワー・アツプ・クリヤ信号はシス
テムの電源投入時の信号で同信号により６ビツト
Ｄフリツプ・フロツプ２３はクリヤーされ、
ROM２２にはパワー・アツプ・クリヤ信号が入
力されたときはその入力A₀〜A₅の信号としては
全て“Ｏ”の状態が与えられる。以上の構成を有する蓄積時間制御回路AGCの
動作ついて入出力の状態遷移を示す下記第１表を
参照し乍ら説明する。

【表】

【表】第１表に於て、COMPA（ADR７）及び
COMPB（ADR６）はコンパレータCOMPA及び
COMPBの出力状態を示す。すなわち共に“Ｏ”
のときは蓄積時間が短かすぎて画像信号が不十分
なレベルの場合、共に“１”のときは逆に蓄積時
間が長すぎて画像信号が飽和気味である場合、
COMPB＝“１”，COMPA＝“Ｏ”は適正な画像
信号が得られていることを示す。UD／
（ADR５）は逐次近似又は追従制御のモードの別
を表わし“Ｏ”は逐次近似モードを“１”は追従
制御モードを示す。各行のOLD DATA（ADRO
―４）＝ｉ（ｉ＝０，１，２，…31）は、ROM２
２の入力A₀〜A₄の状態、すなわち、蓄積時間更
新の前回のストローブによつて設定された蓄積時
間に対応しており各ｉには適当な長さの蓄積時間
がｉが大なる程、長蓄積時間として対応してい
る。各行及び列の要素は、前回のストローブによ
つて設定された蓄積時間状態に対してCOMPA，
COMPBの今回の情報及びUD／で表わされる
モードにより、どの蓄積時間に移行すべきかを示
すものであり、同要素に付属の括孤内のD5＝
“０”又はD5＝“１”の記号は前者の場合は逐次
近似モードを保持する命令を示し、後者は追従制
御モードに移行する命令を示している。たとえば
システム動作開始時にパワーアツプ・クリヤ信号
が６ビツトＤフリツプフロツプ２３に与えられる
と入力A₀〜A₄は全て“０”になる（第１行OLD
DATA（ADRO―４）＝０）。この状態ではD₅＝
“０”となるから必らず逐次近似モードになつて
いる。ここでCOMPAとCOMPBの状態のいかん
にかかわらず次のストローブで逐次近似モードの
まま16に蓄積時間が伸ばされる。この状態で
COMPA＝COMPB＝“０”であるとすると、す
なわち蓄積時間が短かすぎると次のストローブで
は２４に蓄積時間が伸ばされる。か様にしてこの
様な場合には蓄積時間が１ステツプずつ伸長され
るのではなく、全ステツプ３２の中央にとび次に
中央から長い方への半分、すなわち、２４に移行
する様になつている。若しこの状態で、次のスト
ローブでCOMPA＝COMPB＝“１”，すなわち、
蓄積時間が長過ぎ３状態になつたとすると、次の
ストローブで２０の蓄積時間に設定される。これ
は、前回２４と前々回１６の中央値であり、逐次
近似的に蓄積時間が制御される。この状態で
COMPA＝“０”，COMPB＝“１”、すなわち適切
な蓄積時間が設定されたとすると、次のストロー
ブでは蓄積時間は同じく２０で、D5＝“１”とな
り、追従制御モードに移行する。一旦、追従制御
モードに移行すれば、後はコンパレータ
COMPA，COMPBの出力の組合わせに応じて、
蓄積時間は１ステツプずつ制御される。以上に説明した如き制御動作を得る上で必要と
されるROM２２のプログラムを第２表に示す。

【表】

【表】以上の第１，２表により、第６図示の蓄積時間
制御回路AGCの全動作が理解できるであろう。以上詳述した様に本発明の方式によれば、シス
テムのパワーオン時から正しいシステム動作が行
なわれる迄の時間が所定の初期蓄積時間から１ス
テツプ毎に蓄積時間を伸長又は短縮する場合に比
して、極めて短時間で適正な蓄積時間に到達出来
ることにより装置の動作の高速化を図ることがで
きるものである。なお、本発明の方式は必らずし
もROMを用いる必要は無く、PLA
（Progrmmable Logic Arra）でも、あるいは、
ワイアードロジツクでも実現可能であり、更には
例えばTI社製の型番74LS502で指定されるサクセ
シプ・アプキシメイシヨン・レジスタ
（Successive Approaximation Register）と同
じく型番74LS161で指定されるプリセツタブル・
アツプ・ダウン・カウンタ（Presetlable up―
down Counter）との組合わせにても、同様の方
法が実現できるものである。

【図面の簡単な説明】

第１図は本発明の方式を適用可能な合焦位置検
知装置の一例の合焦位置検知の原理を説明するた
めの模式図で、ａは該装置の光学的配置構成を、
ｂはａに於ける光電変換素子の受光部の構成を、
ｃはａに於ける３点での像の鮮明度の変化の様子
を示す。第２図は第１図で説明した原理に従う、
本発明のカメラの一実施例に採用されている合焦
位置検知装置の電気回路系の構成を示すブロツク
ダイアグラム、第３図は第２図示回路系に於ける
バランス調整回路の一例を示す部分回路図、第４
図は第２図示回路系に於ける蓄積時間適否判定用
ウインド・コンパレータの作用関係を説明するた
めの信号波形図、第５図は第２図示回路系に於け
る主要回路ブロツクの出力を示す出力波形図、第
６図は第２図示回路系に本発明を適用した場合の
その蓄積時間制御回路の一具体例を本発明の一実
施例として示すブロツクダイアグラムである。６…信号蓄積型光電変換素子（CCD）、６′，
６″，６…受光部、COMPA，COMPB…コン
パレータ、AGC…信号蓄積時間制御回路、２２
…ROM、２３…６ビツトＤフリツプ・フロツ
プ、TMGE…タイミングゼネレータ。

Claims

【特許請求の範囲】１入射光に応じた電気信号を蓄積可能な信号蓄
積型光電変換素子、該信号蓄積型光電変換素子からの電気信号に応
じて該信号蓄積型光電変換素子の信号蓄積時間を
制御する際に、前記電気信号のレベルが所定のレ
ベルとなるように蓄積時間を所定の１ステツプず
つ可変制御する第１のモードと、前記電気信号の
レベルが所定のレベルとなるように蓄積時間を少
なくとも最初は複数ステツプずつ可変制御する第
２のモードとを有し、少なくとも電源投入に際し
て前記第２のモードにより信号蓄積時間を制御開
始する蓄積時間制御手段、を有することを特徴とする信号蓄積型光電変換素
子の信号蓄積時間制御方式。２前記蓄積時間制御手段は前記第２のモードに
おいて蓄積時間を制御するにあたり前記複数ステ
ツプの数を漸次減少させることを特徴とする特許
請求の範囲第１項の信号蓄積型光電変換素子の信
号蓄積時間制御方式。