JPS5879737A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5879737A
JPS5879737A JP56177507A JP17750781A JPS5879737A JP S5879737 A JPS5879737 A JP S5879737A JP 56177507 A JP56177507 A JP 56177507A JP 17750781 A JP17750781 A JP 17750781A JP S5879737 A JPS5879737 A JP S5879737A
Authority
JP
Japan
Prior art keywords
film
substrate
silicon
gold
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56177507A
Other languages
English (en)
Inventor
Sokichi Yamagishi
山岸 「あ」吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56177507A priority Critical patent/JPS5879737A/ja
Publication of JPS5879737A publication Critical patent/JPS5879737A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822Beam leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置にかか9%特にビームと半導体基板
間の電気的絶縁の優れたビームリード型半導体装置に関
する。
ビームリード型半導体装置は第1図に示すような構造を
もっている。すなわち半導体基板lに不純物を拡散し半
導体素子を構成する0図において4は領域を形成するP
N接合である。ビームリード型半導体素子は一般に使用
時は素子が裸のまま使われることが多いので素子の表面
は酸化膜2および窒化族3で十分保躾されている。これ
らの絶縁aは開孔され、大路次の順序でリードが設けら
れる。、シリコン酸化Ji12およびシリコン窒化膜3
に開孔する。なお、窒化族の開孔時に素子基板からの延
長部および素子表面部以外の窒化族はエツチング除去す
る。開孔部には接触をとるため基板表面に白金けい化物
5を形成する0次にチタン膜6を形FiL%その上に白
金7を重ねて付着させる。このときチタンはシリコン鼠
化膜との接着を良くするために使われる。白金の上には
金を蒸看咎によυ付層させ、七〇抜配線のパターンが形
成され、さらに蒸着した金の腰上にはメッキ法にエリ金
の3181510〜15βmと厚くつけられリード体ト
なる。しかるのち展囲よりシリコン半導体基板の素子部
以外のシリコン2工びシリコン酸化膜をエツチング除去
するとビームリード型半導体装置が得られる。このよう
に形成した最上層の金JIi48は熱圧’MVC2ai
1シs耐1Ilii性であるという特淑がめハボンティ
ング後目視チェヅクも可能で、信頼性かめるので、為信
頼性が装置される分野に用いられている。
しかしなからこの株の従来のビームリード型半導体装置
は製造工程の関係もあハ第1図に示されているようにシ
リコン窒化層とシリコン酸化膜およびシリコン基板本体
の端部はほぼ一致しており、そのためビームリードの下
端6とシリコン基板との距111i1Aは小さく電気的
絶縁性からみて好ましくない。
このような構造のビームリード型半導体装置を組立てる
と、第2図に示すように%例えばe縁基&11上に設け
られた金メツキパッドlOにビームリード9が熱圧着に
よルつけられる。このときビームリードは軟いため、ビ
ームリード9とシリコン基板lは近づく方向、すなわち
Aが近くなる場合かめV接触の危険性を生ずると共に、
安定化のため1IBFIをボタティングすると、この近
ついたビームリード9とシリコン基板lの間には樹脂を
通してリークが起るという問題が発生する。
なお、シリコン基板とビームリードの距離を離す九めシ
リコン基板をより多くエツチングすると。
ビームリードの強度が低下するので、強いエツチングは
好ましくなく、控え目なエツチングをせざるを得なくな
り1両省の距離の拡大は困瞭となる。
またシリコン基板のエツチングではその端部は波形とな
り易く、この(2)からも部分的に電気絶縁性の低下の
原因となっている。
最近に至りこのシリコン端部が波形にエツチングされ易
く、波形の突出部とリード間の絶縁不良を些し易いとい
う杷−間組を防ぐ方法として実開昭55−129456
号が提案されている。これを纂3図に示す、第3図(a
)においてlは半導体基板。
9はビームリード、3はシリコン窒化層でシリコン基板
の端部より突出して形成されている。またm3図ら)は
第3図の要部1fri110−である01圓に示されて
いる番号は第1図および[2図と岡じものは同じ部位を
示している。因においてシリコン鷺化に3はシリコン基
板lの端部より突出してビームリードに付着し整形され
ている。しかし、シリコン鍍化膜2はエツチング除去さ
れ、半導体基板と同等か、ときにより短かくなっている
このような#1成ではシリコン窒化層が少なくとも波形
に形成された半導体基板よシ突出しているので一応の電
気的絶縁性は保たれるが、IIA縁換は薄く単層のため
機械的に弱く、シリコン輩化膜に破伽や亀裂を発生する
と耐圧不良を起し、また。
シリコン窒化層、シリコン酸化J111!、半導体基板
の隙間に不軸物等が侵入し、そのため耐圧不良や他の特
性の不安定を生ずる。
従って本発@8は以上の間融点に対処してなされたもの
でめり、その目的とするところは、ビームと半導体基板
との接続強度を増大し、絶縁層の強Itを増し、絶縁を
良好にし、取嶽中や使用中に絶縁不良や特性の不安定を
生じないビームリード型の半導体装置を提供するにるる
すなわち本発明の費旨は、金のビームで相互配騙會行う
ビームリード型半導体装置において、前記金のビーム下
の窒化層および酸化膜をシリコン基板の端部から101
以上延長させたことを%黴とする半導体装置にある。
また上記装置において金のビーム下の窒化層および酸化
膜の突出させた端部をビームの周辺に限定するか、また
は上記展の角の尖鋭部を除去し丸味管¥#びさせるか、
または上記展の端部を基板側で広く、ビームの蝙長方同
で狭くほぼ台形に形成させればより効果的な半導体装置
が得られる。
次に本発明につき図面を参照し説明する。
@4k(a)は本発明の一実施例による半導体装置の概
略の要部平面図であり、第4図(b)はその断面図會示
す、二つの図において1はシリコン半導体基板、2は6
000〜1oooou  の厚さに形成されたシリコン
欧化族、3はシリコン窒化膜で1000〜2000Aつ
けられる。この2層の杷緻換でシリコン基板表面は絶縁
保諌されている。次に電極形成のための開孔部する。こ
の翻孔時のシリコン値化展のエツチングに際しては素子
本体以外のシリコン臘化族のエツチングも同時に行い、
パターン化する。すなわち、X子本体のシリコン基板の
側面よシ延長形成する部分並びに木子上のシリコン窒化
膜が残されることとなる。
良い接触をとるため開孔部の基板表面に白金けい化物鳩
が形成され1次に複層のリード用の金属を付着させる。
最初にチタンJ116を1000〜1500Aつける。
−t−ノ上に白金m7t2ooo 〜aoooX付着さ
せる。このときのチタンfll+16はシリコン窒化膜
との密着性向上のためl:つけられたものである。
白金族7の上には蒸着等により金が数ミクロンの厚さに
つけられる。このとき白金族は金とチタンの反応を抑止
する役を来す0次にこれらの複層はパターン化される。
パターン化された後、金膜の上には史にメッキ法により
金がつけられ、LM的にはリード部分の金の層は10〜
15μmの厚さとなる。
しかるのち半導体基板は長面ニジエツチング加工される
。先ず、素子本体以外のシリコン基板のシリコンが調教
、弗酸、錨酸の混合エツチング准でエツチングされ1次
に厚いシリコン教化族が素子本体の@面よV姑長させて
残したシリコン窒化−と同一パターンとなるよう弗11
1、弗化アンモニウム6の混合エツチング液で工、チン
グすると本発明によるビームリード型半導体装置が分離
形成される。
このように形成したビームリード型半導体装置は第4図
(b)に示すとお夛牛導体基板lとビームの電工#J1
116の導電部の蝦短距離A′は長くなり、従来例のよ
うな実装時の短絡やリーク等の机板を防ぐことができる
なお、シリコン欧化族およびシリコン窒化膜の2層の延
長部3′の長さXはあまり長くなると欠けを生ずる確率
が大となり、欠けによる効果の減少を来す、また、シリ
コン基板の11411面はエツチングにあた9工ツチン
グ面が波形とな)易いため10μm以下では、その効果
を十分発揮することがむすかしく、シかし30μm以上
のように長くなると2層膜は欠けを生じ易くなると共に
長くした効果も本漬にめられれない。
以上のように形成したビームリード型半導体装置ではビ
ーム下のシリコン教化族およびシリコン窒化膜の2層の
絶縁層がシリコン半導体基板の側面より10μm以上延
長されているので基板鯛面熾部とビームの導体部との距
−A′が大きくなり組の如くシリコン窒化膜単層でなく
複層となり、しかもシリコン教化族は厚いので単層にく
らべ慎械的強度が大となり亀裂、破損による上記間亀点
の発生を大幅に減少させることができ、また!43図に
例示したようなシリコン酸化膜のオーバーエツチング等
によるリードと半導体基板の接着力の低下やこのS分に
不純物等の付着、侵入による耐圧不良5層注の不安定を
発生することがなくなり本発明の目的t−達成すること
ができる。
第5図は本発明の他の実施例による半導体装置の要部飲
頃用の平面−である0図において1は半導体基板、3“
はシリコン窒化膜とシリコン欧化族の複層で形成した延
長部%9はビームでおる。
シリコン窒化膜とシリコン欧化族の複層の延長部3″は
纂4図(&)の3′とことな9複層3′の幅はぜまくな
9絶縁をとるに必要な輪だけが残さnている。この幅は
長さの場合とほぼ同様な理由から10〜30μmビーム
からはみ出しておけばよい。
このようにすることによりシリコン窒化膜およびシリコ
ン欧化族よシなる複層の欠けはすくなくすることができ
、欠けによる特性の低下問聴は大幅に制減することがで
きると共に本発明の目的を遜することができる。
第6図は本発明の他の実施例による半導体装置の概wl
I要部説明用の平面図である6図においてlνよび9は
第5図と同じシリコン半導体基板およびビームであるが
、板層の絶縁Ea3“は絶縁上必要なだけの幅になって
いることは同じであるが。
本笑施例では梃に端部の尖鋭な角部は丸く成形されて3
9%そのため欠けの問題発生をよりすくなくすることが
できると共に本発明の目的を達成できるよう改善されて
いる。
第7図は不発明の他の実施例による半導体装置の値#@
IM部説明用の平面図である。図において12よび9は
第6図と同じB分をあられしているが。
3#/ばその形がことなっている0本実施例の板層の絶
縁膜3“′は図かられかるとおり、シリコン半導体基板
側で広く、ビームの処長側ですくなく、すなわち突出し
ている腹層絶域展は片側で三角形の形になり、全体とし
ては台形となっているところに%稙がする。このように
構成するときは絶縁族には角部がなく破損する確率は非
常にすくなくなる。それと同時に絶縁上最も必景なシリ
コン半導体基板IIは広く形成されているので絶縁上好
都合である。また板層にすることによる機械的強度、耐
圧、不純物等に対する抵抗a等について改善されている
ことは云うまでもない。
9・ 以上説明したとお9本発明によればビーム半導体基板間
の絶縁性がすぐれ、18縁膜自体は従来の単層とことな
り厚いシリコン酸化層と一化膜の仮鳩となっているので
機械的強度が大きくなり、また半導体基板とビームの境
界近傍は工、チングされないのでこの部分の強度も大き
くなり、#g猷膜の突出は十分なされているので基板と
導通部間の距離が大きくな〕、絶縁は十分保たれ1組立
時並びにその後において絶縁不良や特性の不安定を大輪
に減少させることができた。
【図面の簡単な説明】
m1図は従来の半導体装置の概略要部断面図、第2図は
従来の半導体装置の賽装状況を示す説明図、m3図(a
)(b)は従来の改善された半導体装置の要部説明用の
平面図および断面図、第4図(a)(b)は本発明の一
実施例による半導体装置の要部説明用の平面図および断
面図、第4図〜纂7図は本発明の他の実施例による半導
体装置の要部説明用の平面図でめる。 1・・・・半導体基板、2・・・・酸化層(シリコン酸
化層)、3・・・・窒化層(シリコン窒化層)ms’−
3“ 3123/Ill・・・・複層絶縁膜、4・・・
・PN接合、5・・・・白金けい化物層、6・・・・チ
タン族、7・・・・白金層、8・・・・金族、9・・・
・ビーム、10・・・・ボンティングバット(金メッキ
)、11・・・・絶縁基板、12・・・・樹脂。 第2図 第 3 閃 第 5 図 第す区 蛸 q 図

Claims (1)

  1. 【特許請求の範囲】 α)金のビームで相互配Iwを行う半導体装置において
    、前記金のビーム下の窒化族および酸化膜をシリコン基
    板の端部から10μm以上a長させたことを特徴とする
    半導体装置。 Q)金のビーム下の組長させた窒化族お工び酸化膜の端
    部をビームの周辺に限足したことを特徴とする特許鯖氷
    の範囲第(1)項記載の半導体装置。 (3)金のビーム下の#:長させfc菫化族および酸化
    膜の端部を角の尖或部會除去し丸味を帯びさせたことを
    特徴とする特ff餉求の範囲第(1)墳及び第(2)項
    記載の半導体装置。 (4)金のビーム下の延長させた窒化族および酸化膜の
    端部が基板側で広く、ビームの処長方同で狭くほぼ台形
    に彫敗されていることを特徴とする特許請求の範囲第(
    1)項及び第(2)項記載の半導体装置。
JP56177507A 1981-11-05 1981-11-05 半導体装置 Pending JPS5879737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56177507A JPS5879737A (ja) 1981-11-05 1981-11-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56177507A JPS5879737A (ja) 1981-11-05 1981-11-05 半導体装置

Publications (1)

Publication Number Publication Date
JPS5879737A true JPS5879737A (ja) 1983-05-13

Family

ID=16032110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56177507A Pending JPS5879737A (ja) 1981-11-05 1981-11-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS5879737A (ja)

Similar Documents

Publication Publication Date Title
US4742023A (en) Method for producing a semiconductor device
US5834365A (en) Method of forming a bonding pad
US4244002A (en) Semiconductor device having bump terminal electrodes
US20020084513A1 (en) Integrated circuits and methods for their fabrication
US5309025A (en) Semiconductor bond pad structure and method
GB2095904A (en) Semiconductor device with built-up low resistance contact and laterally conducting second contact
US20050062146A1 (en) Semiconductor device and method of fabricating semiconductor device
JPS5879737A (ja) 半導体装置
JPS6072253A (ja) 半導体装置の製造方法
KR960002998B1 (ko) 반도체소자의 패드 제조방법
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPH05267303A (ja) 半導体装置
JP3455086B2 (ja) 発光素子およびその製造方法ならびに発光素子の接続構造
JPH0682672B2 (ja) 半導体装置
JP2614237B2 (ja) 半導体装置の製造方法
JPS61141157A (ja) 半導体素子の製造方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
US4916515A (en) Microwave circuit integrating
JP2750737B2 (ja) 半導体装置の製造方法
JPH0158865B2 (ja)
JPH0462459B2 (ja)
JPS62281356A (ja) 半導体装置の製造方法
JPH0480536B2 (ja)
JPS6050334B2 (ja) 半導体装置
JPH04162532A (ja) 半導体装置