JPS5877312A - 倍率回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、一般に１アナログ信号倍率器または信号利
得制御システム、さらに詳細には、制御信号レベルの相
対的に速い変化によって発生する誤差信号の増幅による
エラーを夾質的に補正する丸めの補償が与えられた電圧
制御増幅器に関する。

多くのシステム、特に、オーディオまたはビデオ信号処
理システムは、電気的な命令または制御信号に応答して
制御される信号利得制御回路を有する。商業的に成功し
た信号利得制御回路は、米国マサチューセッツ州の企業
であるＤＢＸ、　Ｘｎａ、。

Ｋよシライセンスが与えられまた製造される回路と同様
である１９７３年１月３０日、Ｊａｖｉｉ　Ｉｌｆ。

ＢｌａＯｋｍｅｒに与えられた米国特許３，７１４，４
６２号Ｋｆ！戟されかつ権利化されたタイプの倍率回路
を有する。以下、上述の回路を集合的にＤＢ！倍率回路
と称する。ＤＢ！倍率回路は、一般に、回路の入力信号
の対数関数である第１信号を与えるための手段と、第１
信号に制御信号を代数的に加えるための手段を有する。

信号利得のレベルは、制御信号の関数である。ＤＢ！倍
率回路は、また、第１信号と制御信号の代数和の逆対数
関数である出費与えるための手段を有する。ＤＢ！倍率
回路は、バイポーラ、すなわち、入力信号は正の極性と
負の極ｉのどちらか一方または両方であることができる
。ＤＢ！倍率回路によって得られる利得は、増幅あるい
は減衰とすることができる。

好ましいＤＢ！倍率回路は、演算増幅器と利−器とを有
する。利得器は、それぞれが対数−線形゛ペース・工ｉ
ツタ電圧／コレクタ電流（ｖｂ・／Ｚａ）変換特性を示
す少なくとも２つのトランジスタを有する。これら２つ
のトランジスタは、それぞれ増幅器に互いに反対極性に
導電的な帰還路に＠続されている。これら２つのトラン
ジスタは、それぞれ正極性と負極性の入力信号に応答し
て対数信号を与えるものである。利得器は、まえ、同様
に対数−線形（１１３ａ／工Ｃ）変−特性を示し、それ
ぞれ前述の２つの対数信号変換トランジスタに接続され
た少なくとも２つの他のトランジスタを有する。

これら２つの他のトランジスタは、それぞれ制御信号と
対数信号との代数和の逆対数関数としての出力信号を与
える。これらのトランジスタの利得は、好ましくはトラ
ンジスタの選ばれた１つのペースに加えられる制御電圧
−より制御することができる。

ＤＢ１倍率回路の好ましい利得器は、少なくとも２つの
ｐｐＰ伝導タイプのトランジスタを入力信号の１つの極
性に対して使用し、そして、少なくとも２つのＮＰｌｉ
伝導タイプのトランジスタを反対極性の入力信号に対し
て使用している。

Ｉ）ＢＸ倍率回路のある種のタイプにおいては、制御信
号の相対的に速い変化にともなっであるエラーが発生す
るという問題点があった。たとえｄ。

ＤＢＸ倍率回路の演算増幅器が電圧出力−発生するタイ
プのものである場合、利得器が演算増幅器の出力ＫＩＩ
続されている丸め、利得器に加えられる制御電圧の突然
の増加は演算増幅器の出力゛レベルの電圧に突然な増加
を発生させる。利得器はその一部が゛増幅器の帰還路を
形成するため、また、全ての増幅器は有限の電−圧利得
を持つため、増幅器の出力電圧レベルの突然の増加は、
今度は増幅器の入力電圧レベルに増加を生ずる。増幅器
の入力端に設けられたインーーダンスはこの誤信号を放
電する。しかしながら、誤差信号の放電は通常遅すぎ、
増幅器の入力に誤差電流信号を発生する。

誤差信号は、利得器により増幅され、そして、回路に誤
差出力電流信号を発生する。オーディオへの応用に際し
ては、この誤差出力電流信号は、サンぎングノイズを発
生する。

この発明の１つの目的は、従来の上述し喪問題点を減じ
、また、実質的になくす改良された倍率回路を提供する
ことである。

この発明のもう１つの目的は、制御信号レベルの速い変
化に応答して生ずるエラーに対する補償が与えられる改
良された倍率回路を提供することである。

この発明の他の目的は、入力演算増幅器と、利得制御信
号レベルの変化に応答して増幅器によ多発生され、利得
器によシ増幅される誤差信号を実質的に減じまたは除去
することができる利得器と、を有するタイプの改良され
た倍率回路を提供することである。

これらの目的や他の目的は、入力演算増幅器と利得器と
を有するタイプの改良された倍率回路により達成される
。利得器は、第１信号が入力信号に応答して入力信号の
対数関数として発生することができるように１ま喪、制
御信号が第１信号に代数的に加えられるように、また、
第２信号が第１信号と制御信号の代数和の関数として発
生することができるように入力演算増幅器に連結される
。

改良は、入力演算増幅器の出力に補正信号を生ずるため
の手段を有することＫある。補正信号は、制御信号レベ
ルの関数であり、演算増幅器の出力に制御信号の相対的
に速い変化忙よって生ずる信号と実質的に絶対値が等し
くかつ反対符号（反対極性）ｔ−有する。

以下、この発明を図示の実施例に基づいて説明する。

第１図は、この発明の第１実施例による倍率回路の概略
的回路図である。

第１図において示される回路は、典型的なりＢ］［倍率
回路にこの実施例を適用しえものである。

倍率回路は、正負両極性あるいけどちか一方の極性の入
力電流信号工１ｎを受ける九めの入力端子１００を有す
る。入力電流工１ｎは電圧源１０２（たとえば、オーデ
ィオ信号源またはビデオ信号源）からの入力電圧Ｖｉｎ
が入カインｆ−ダンス負荷１０４を介して加えられる仁
とにょシ発生する。

入力端子１００＃ｉ、入力演算増幅器１０６の反転入力
端子に連結している。入力演算増幅器１０６の非反転入
力端子は接地されている。一般に５増幅器１０６は、あ
る有限の出力アドミッタンスを有するタイプか、または
、出力端Ｋｇ抗１０８を接続したタイプである。増幅器
１０６の出力端は、２つの帰還路を経て反転入力端子に
連結している。

それぞれの帰還路は８個のトランジスタを有する利得器
１１００２つの対数トランジスタのペース−エミッタ接
続を有する。さらに詳細には、増幅器１０６の出力端は
抵抗１０８を経て抵抗１１２に接続されておシ、抵抗１
１２は利得器１１ＧＯＮＰＭ対数トランジスタ１１４の
コレクタに接続されている。対数トランジスタ１１４の
ニオツタは、利得器１１０のＰＭＰ対数トランジスタ１
１６ｏｚ−ｉツタに接続されている。トランジスタ１１
６のコレクタは第１帰還路が形成されるように入力端子
ＩＱＯＫ’Ｍ続されている。同様にして、増幅器１０６
の出力端は、電圧バイアス源１４６に抵抗１０８・を経
て接続し、電圧バイアス源１４６は抵抗１１８に接続し
ている。抵抗１１８は、利得部１１００ＰＮｐ対数トラ
ンジスタ１２０のコレクタに接続している。対数トラン
ジスタ１２Ｇの二々ツタは利得部１１００ＭＰＭ対数ト
ランジスタ１２２のエンツタＫｍ続されている。対数ト
ランジスタ１２２のコレクタは第２帰還路を形成するよ
うに入力端、子１００に竺続されている。

利得器１１０は、入力信号のそれぞれの極性に対して逆
対数信号変換手段を有する。抵抗１０８と抵抗１１２の
接続点は抵抗１２４に接続している。抵抗１２４は、利
得器１１００ＭＰＨ逆対数トランジスタ１２６のコレク
タに接続されている。

逆対数トランジスタ１２１のニオツタは利得器１１００
ＰＩＰ逆対数トランジスタ１２８のニオツタに接続され
ている。逆対数トランジスタ１２８のコレクタは回路の
出力端子１３０に接続している。同様にして、バイアス
源１４６とｍＫ１１８の接続点は抵抗、１３２を経て利
得器１１００ＰｌｉＰ逆対数トランジスタ１３４のコレ
クタに接続されている。逆対数トランジスタ１３４のエ
ミッタは、利得器１１０のＮＰｌｉ逆対数トランジスタ
１３６の工きツタに接゛続されている。トランジスタ１
３６のコレクタは出力端子１３０に接続されている。

対数トランジスタ１１４０ペースとコレクタは逆対数ト
ランジスタ１２６のコレクタとペースにそれぞれ結合さ
れている。同様にして、トランジスタ１２００ペースと
コレクタはそれぞれ逆対数トランジスタ１３４のコレク
タとペースに結合している。対数トランジスタ１１６の
ペースは接地されている。一方、逆対数トランジスタ１
３６のぺ□ −スは抵抗１３８を介して接地されている。対数トラン
ジスタ１１４と１１６、抵抗１１２と１２４および逆対
数トランジスタ１２６と１２８は入力信号の一方の極性
に対する第１の信号処理回路を形成している。一方、対
数トランジスタ１２０と１２２、抵抗１１８と１３２お
よび逆対数トランジスタ１３４と１３６は入力信号の他
方の極性に対する第２の信号処理回路を形成している。

トランジスタ１２２と１２８のペースは一緒に接続され
、そして、制御信号（１！ｆｃ）の入力端子１４０に接
続されている。一方のトランジスタ１１４゜１１６．１
２６．１２８と他方のトランジスタ１２０　、１２２　
、１３４　、１３６との間に不整合が生じた鳩舎には、
利得のクシ合いは抵抗１４４を介して抵抗１３６のペー
スに接続された調整用ポテンショメータ１４２（電圧源
によシ適当に偏倚されている）の調整によシ得られる。

利得器１１０は、抵抗１１８と１３２との関に設けられ
た接続点と抵抗１１２と１２４との間に設けられた接続
点との間に！Ｉ続されたバイアス電圧源１４６によシ適
轟に偏倚されている。このバイアス電圧源１４６は、直
流電池、あるいはこれに代え、１９８１年３月２６日出
願の米国特許出願第２４７，６４８号に記載されたよう
な電圧源であってもよい。利得器１１０の抵抗１１８と
１３２の接続点には定電流源が接続されている。好まし
く畝抵抗１１８と１３２の接続点はＭＰｌｉ）ランジス
タ１４８．のコレクタに接続されている。トランジスタ
１４８のエミッタは定電流源１５０に接続されている。

そしてトランジスタ１４８のペースは、６つの電圧降下
用のダイオ−Ｙを経て接地されている。

ここまで説明された範囲までは、米国特許第３，７１４
，４６２号と米国特許出願第２４乙６４８号に記載され
たシステムと本質的に同じである。

入力信号が入力端子１００に加えられ、−万１、制御信
号Ｅ０が制御信号入力端子１４０に加えられる。入力端
子１００における負の入力信号に対しては％ｅＬ上半分
の信号処理回路が伝導状態となり、トランジスタ１１４
と１１６が入力電流信号の対数関数としての電圧信号を
発生する。

端子１４００制御信号は、トランジスタ１２８のペース
に加えられる。逆・対数トランジスタ１２６と１２８は
、引き続いて出力端子１３Ｇに出力電流信号を与える。

この信号は、制御信号と対数信号の和の逆対数関数であ
る。

同様和して、入力端子１００における正の入力信号に対
しては、利得器１１０の下半分が伝導状態となる。トラ
ンジスタ１２０，１２２は、入力電流信号の対数関数と
しての゛対数電圧信号を発生する。制御信号は、トラン
ジスタ１２２のペースに加えられゐことＫよシ前述の対
数電圧信号に代数的に加えられる。逆対数トランジスタ
１３４と１３６は、対数信号と制御信号の代数和の逆対
数関数としての出力電流信号を発生する。

動作中において、制御信号レベルが実質的に不変にとど
まるか、ゆつ〈シと変化する時は、倍率回路は好ましい
態様で動作する。しかしながら、少なくともオーディオ
への応用に際しては、利得の速い変化を生ずる制御信号
のレベルの突然の変化は、すｙｆソングノイズを発生す
る。発明者法サン°ぜングノイズが、制御信号の速い変
化に応答して増幅器１０６の出力端の電圧の速い変化に
よシ生ずるものであることを知見した。増幅器１０６の
出力電圧レベル中のこの速い変化は、増幅器１０６の反
転入力に速い変化を発生する。この入力あ電圧誤差は、
入力インーーダンス１０４Ｙｔ挾んで表れ、入力、電流
信号工１ｎの部分として処理され、このためエラーを生
ずる。

この問題は、以下の例によって示すことができる。もし
、端子１４００制御信号に突然の変化が生ずると（例え
ば、１００の利得を生ずる０から−２４０ｍＶまでの変
化）、抵抗１１２と１２４の接続点に半分の大きさくす
なわち、−１２’ＯｍＶ）の変化が発生する。電流源１
５０とバイアス電圧源１４６によシ入力信号がない時、
抵抗１０８を経て定電流が供給されている友め、抵抗１
１２と１２４の接続点の電圧変化は、増幅器１０６の出
力の抵抗１０８の反対側に等しい変化を生ずる。

増幅器１０６の出力端の電圧変化は、増幅器１０６０反
転入力に電圧変化を与える。増幅器１０６０反転入力の
この誤差電圧は、回路の入力インピーダンス１０４ｔ−
経て誤差電流を発生する。

利得器１１０は、どんな利得に設定されていても誤差電
流を増幅し、出力端子１３０に誤差信号を発生する。結
局、増幅器１０６の入力端子１００の誤差電圧は、増幅
器１０６の入力端に通常設けられるＲＯ回路（図示せず
）を経て放電される。

しかしながら、このような放電は、誤差信号の最初の増
幅を防ぐことができない。

この発明によれば、さもなければ端子１４０の制御信号
レベルの突然の変化に応答して発生される抵抗１０８と
増幅器１０６の出力端との接続点における電圧の変化を
夾質的に打消すための手段が提供される。この実施例に
おいては、抵抗１０８と増幅器１０６の出力端の接続点
における電圧変化の打消しは、制御信号レベルの変化に
よシ発生する電圧変化と絶対値が等しく反対符号の電圧
降下を抵抗１０８を挾んで発生する電流を抵抗１０８に
同時的に発生して流すことによりなしとげられ　。

る。

さらに詳細には、端子１４０の制御電圧信号の変化がｌ
ｃ　Ｋ等しい場合、抵抗１１２と抵抗１２４の接続点に
おける電圧変化はｌ１ｉ６／２である。抵抗１０８を挾
んで打消補正電圧を発生するために、”ｃ／（２・Ｒ１
０８）Ｋ等しい附加的補正電流を抵抗１０８に流れるよ
うに発生せねばならない。ここで、Ｒ１０８は、抵゛抗
１０８の抵抗値である。

第１図を参照すると、この附加的補正電流”Ｏ／（２・
Ｒ１０８）は、定電流源１５０と端子１４０との間Ｈ，
Ｒ１０８の２倍の抵抗値に等しい抵抗値を有する補正抵
抗２００を連結することによ気容易に与えることができ
る。端子１４０の電圧ＩＣに変化が生ずる際、抵抗２０
０を通って１０／　（２・１１０８）Ｋ等しい附加的補
正電流が発生する。

この電流に応答して等しい電流が、抵抗１０Ｂを通って
必要な補正を与えるように発生する。抵抗。

１０８を通る必要な補正電流の発生によシ、誤差電圧は
打消される。

第２図は、この発明の第２実施例を示すものである。

第２図に示すように、補正抵抗２００ムを抵抗１１２と
１２４の接続点と端子１４０との間に接続することがで
きる。抵抗１１２と１２４の接続点の電圧変化は”ｏ／
２　Ｋ等しいため、抵抗１０８を通って流れる電流に必
要な附加電流は”Ｏ／（２・Ｒ２００ム）である。こζ
で、Ｒ２００ムは抵抗２００ムの抵抗値であシ、必然的
Ｋｕ１０８に等しい。　　　゛ この発明によれば、増幅器１０６の出力に補正電圧を与
えることができる。増幅器１０６がある入力（電圧また
は電流）Ｋ応答して出力電圧を発生する限り、電圧出力
を一定に維持するため有限なイン−一ダンスまたは抵抗
を流れる電流の変化を必要とするため、出力端に抵抗１
０８めようなある有限の値の出力インピーダンスまたは
抵抗を有しなければならない。

この発明は、異なる利得器、例えば米国特許第３．７１
４，４６２号に示されるような４つのトランジスタの利
得器を有する別の倍率回路にも適用できる。

なお、この発明は特許請求の範囲の精神を逸脱しない範
囲で種々の変形が可能であシ、上述の実流側の説明はこ
の発明を挾〈限定するものではない。

【図面の簡単な説明】

第１図はこの発明の第１１ｊ施例による倍率回路の概略
的な回路１図、第２図は仁の発明の第２実施例による倍
率回路の概略的な回路図である。 １０°０・・・入力端子、　１０２・・・電圧源、１０
４・・・入力インーーダンス負荷、１０６・・・入力演
算増幅器、　１０８・・・抵抗、１１０・・・利得器、
　１１２−・・抵抗、１１４・・・ＩＩＩＰＮ対数トラ
ンジスタ、１１６・・・ＰＮＰ対数トランジスタ、１１
８・・・抵抗、１２０・・・ＰＮＰ対数トランジスタ、
１２２・・・ＮＰＮ対数トランジスタ、１２４・・・抵
抗、１２６・・・ＮＰＭ逆対数トランジスタ、１２８・
・・ＰＮＰ逆対数トランジスタ、１３０・・・出力端子
、　１３２−・・抵抗、１３４・・・ＰＮＰ逆対数トラ
ンジスタ、１３６・・・ＭＰＭ逆対数トランジスタ、１
３８・・・抵抗、　　１４０・・・制御信号入力端子、
１４２・・・ポテンショメータ、　１４４・・・抵抗、
１４８・・・バイアス電圧源、 １４８・・・ｙｐｉ）ランジスタ、１５ｏ・・・定電圧
源、２００．２００ム・・・補正抵抗。 代理人　浅　　村　　　皓 外４名 ＦＩＧ、　　／ ＦＩＧ、　　２

Claims (7)

【特許請求の範囲】
1. （１）入力増幅器と、この入力増幅器の出力に連結され
   た利得器とを有し、前記利得器が、入力信号に応答して
   入力信号の対数関数としての第１信号を発生するための
   手段と、回路の利得の関数としての制御信号を前記第１
   信号に代数的に加えるための手段と、この第１信号と制
   御信号との代数和の逆対数関数としての第２信号を発生
   するための手段と、を有する倍率回路において、前記制
   御信号の変化−よシ前記入力増幅器の出力に発生される
   信号と実質的に絶対値が等しくかつ反対符号を有する補
   正信号を１前記入力増幅器の出力に前記制御信号の関数
   として与えるための手段と、を備えたことを特徴とする
   倍率回路ｄ
2. （２）　　特許請求の範囲第１項記載の倍率口Ｗ＆にお
   いて、前記入力増幅器が前記入力信号に応答してその出
   力に電圧信号を発生し、前記補正信号を与えるための手
   段が、前記制御信号の変化の半分に等しい補正電圧を前
   記入力増幅器の出力に与えるための手段を有することを
   特徴とする倍率回路。
3. （３）　　特許請求の範囲第２項記載の倍率回路におい
   て、前記入力増幅器の出力端に設けられた第１インーー
   ダンス手段を有し、前記補正信号を与えるための手段が
   、前記第１インーーダンス手段を挾んで補正電圧が発生
   するように前記制御信号に応答して前記第１インーーダ
   ンス手段忙流れる補正電流を発生するための手段を有す
   ることを特徴とする倍率回路。
4. （４）　　特許請求の範囲第３項記載の倍率回路におい
   て、前記制御信号を電圧信号として受けるための制御信
   号入力端子と、前記利得器を流れるバイアス電流を供給
   するために実質的に一定な電流を発生する手段とを有し
   、前記補正電流を発生するための手段が、前記制御信号
   入力端子と前記実質的に一定な電流を発生する手段との
   間に結合された第２インピーダンス手段を有することを
   特徴とする倍率回路。
5. （５）特許請求の範囲第４項記載の倍率回路において、
   前記第１インｔ−ダンス手段が前記入力増幅器の出力端
   に設けられた第１抵抗を有し、前記第２インーーダンス
   手段が前記第１抵抗の２倍の抵抗値を有する第、２抵抗
   を有することを特徴とする倍率回路。
6. （６）特許請求の範囲第３項記載の倍率回路において、
   前記制御信号を電圧信号として受けるための制御信号入
   力端子を有し、前記補正電流を発生するための手段が、
   前記制御信号入力端子と前記第１インーーダンス手段と
   の間に結合された第２インピーダンス手段を有すること
   を特徴とする倍率回路。
7. （７）特許請求の範囲第６項記載の倍率回路において、
   前記１１ｉ１インピ一ダンス手段が前記入力増幅器の出
   力端に設けられた第１抵抗を有し、帥紀第２インーーダ
   ンス手段が前記第１抵抗と同じ抵抗値を有する第２抵抗
   を有することｔ４１黴とする倍率回路。