JPS5872481A - 感熱記録ヘッド用半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、感熱記録用サーマルヘッドに使用する半導体
装置に関する。

感熱記録方式は、メインテナンス・フリーのハ７ド・コ
ピーを得る方式として、各種端末装置に利用されている
が、用途を更に拡大するために記録速度を高速化するこ
とが望まれている。

この目的のために、多数の発熱体を一列に並べた、ファ
クシミリ装置用等のライン・タイプのサーマルヘッドに
おいては、発熱体駆動用半導体装置として、画信号を転
送・一時記憶するためのソフト・レジスタ回路とラッチ
回路、ラッチ回路に一時記憶された画信号を発熱体駆動
回路に出力するｆｆ−）回路から成る半導体装置を発熱
体と一体化する方式、いわゆるシフト・レジスタ回路の
サーマルヘッドが開発されている。

本発明は、このダート回路を改良した半導体装置に関す
る。

第１図に、シフト・レノスタ方式サーマルヘッドを構成
するための最も標準的な半導体装置の回路構成図を示す
。

第１図において、半導体装置１００はシフト・レジスタ
回路１．１個の半導体装置で駆動し得る発熱体と同数の
ラッチ回路２ａから成るラッチ回路２、ダート回路３、
発熱体駆動回路（トランジスタとして図示）４から成る
。

半導体装置１００の端子は、発熱体の一端に接続される
複数個の出力端子（通常８，１６．−３２又は６４個）
５、発熱体駆動電源の一端に接続される接地端子６、画
信号入力端子７、画信号出力０１手 各ラッチ２ａに一時記憶させるためのラッチ端子１０、
’＞ツチされた画信号を発熱体駆動回路（・トランジス
タ）４に出力するためのｒ−ト端子１１、があり、この
外、各回路の電源系端子が必要であるが、これは簡単で
あるので省略する。、第２図に、第１図の半導体装置を
′用いて構成したサーマルヘッドの回路構成を示す。

第２図に−おいて１０００ないし１１２７は１２８個の
発熱体で、この各発熱体は４個の半導体装置１００によ
り全発熱体を２回に分割して駆動できるように回路接続
されている。

ヘッドとしての端子は、下記のようになっている。

発熱体駆動電源端子１２Ｈ１発熱体駆動電源接地端子６
Ｈ，画信号入力端子７Ｂ、画信号出力端子８Ｂ、画信号
転送用クロック端子９Ｈ，ラッチ端子１０Ｂ、ダート端
子Ｈ−１，Ｈ−２゜第１図の半導体装置１００の各端子
機能に対応した番号と、その後に、へ、ドとしての端子
工あることを示すＨを付けて示しである。

第２図において、端子７Ｈに入力される両信号ハ、’ｔ
−７−ｓＨにクロック信号が入る度に、シフト・レジス
タ１の中で順次転送され、全発熱体（１２４７分）の画
信号の転送後、端子１０Ｈに与えられるランチ信号によ
り、発熱体数と同数のラッチ回路２ａにラッチされる。

端子１２１と６Ｈの間には、発熱体駆動用電源１３が接
続されているから、次に端子１１Ｈ−１と１１）１−２
に順次ｆ−）信号を与えると、始めに１０００ないし１
０６３の次に１０６４ないし・１１２７の発熱体が、ラ
ッチ回路２ａの画信号内容に従って加熱される。

一芳、この２回の加熱期間の間に、端子７Ｈ。

８Ｈ、９１（には、次の記録のために、シフト・レジス
タ１内で画信号を転送するための信号が与えられる。

以上の説明から判るように、シフト・レジスタ１内の半
導体装置を発熱体と一体化して形成したサーマルヘッド
は、サーマルヘッドに要求される各種記録方法（分割記
録、２度書き記録、階調記録等）に対する適応性に富み
、且つ、必要ならば全発熱体を一度に加熱することがで
きるので、感熱記録の高速化にも適している。

しかし、高速感熱記録においては、（１）ヘッド温度の
上昇および（１１）各発熱体の冷却速度が必ずしも充分
速くないことのために実際には、この２点を考慮してサ
ーマルベッド、を使用しなｉればならないことは周知の
通りである。

後者の発熱体の冷却速度を考慮する発熱体の加熱方式は
、７般に、発熱体の熱リレキ補償方式とも呼ばれる。

この方式は、第３図（ａ）　、　（ｂ）に示すようにＴ
を熱リレキ補償をしない時に必要な発熱体の加熱・ぞル
ス幅とすると、同一の発熱体を連続して加熱する場合１
後の方（Ｎ＋１ライン目）の加熱・ぐルス幅の後縁又は
前縁のいづれかをＴ１期間だけ加熱しないようにする方
式である。

この方式による発熱体の加熱を第２図の回路構成で実施
するには、各発熱体の１ドツト発色のために複数個の画
信号を端子７Ｈより入力する記録方式、即ち、サーマル
ヘッド内においては階調記録と同じ動作となる記録方式
を用いれば良い。

しかし、熱リレキ補償を、各発熱体の前１ラインの加熱
経歴だけに対して行なう場合には、第４図に示すように
、各発熱体当り２個のラッチ回路を設け゛た半導体装置
を利用することが考えられる第４図の半導体装置２００
は、第１図の半導体装置と比べると、ラッチ回路２−１
．２−２が２個設けられていること、およびこのために
ダート四路１４が複雑になっていることが相違点である
。即ち、第１図のデート回路は１個のＡＮＤ回路３’　
ａで構成できるのに対して、第２図のダート回路は、各
１個のＡＮＤ回路１４ａとＮＡＮＤ回路１４ｂで構成さ
れている。従って、第２図の半導体装置２００の端子は
ラッチ端子１０−１．１０−２、ゲート端子４１−１．
４１−２が各々２個になる。

第４図の半導体装置２００を実装したサーマルヘッドに
よる前１ラインの発熱体の加熱経歴を考慮した熱リレキ
補償は、次の如き手順により行なわれる。

今、第３図（ａ）又は（ｂ）に示すように、発熱体のＮ
ライン目の加熱が終ったとし、この段階でラッチ回路２
−１にはＮライン目の、シフト・レジスタ１の中には（
Ｎ＋１）ライン目の画信号があるとする。

端子１０−２のラッチ信号により、ラッチ回路２−２に
ラッチ回路２−１内のＮライン目画信号をラッチし、次
に端子１０−１のラッチ信号により、シフト・レノスタ
内の（Ｎ＋１）ライン目の画信号をラッチ回路２−１に
ラッチする。

この状態で端子１４−１．１４−２の両方にダート信号
を入力すると、ｆ−）回路１４の出力（発熱体駆動用ト
ランゾスタへの入力信号）は第１表のようになる。

第１表　ダート回路出力（１） 一方、端子４１−１のみにダート信号が与えられている
場合のダート回路１４の出力は第２表のようになる。

第２表　ダート回路出力（２） 端子４１−１．４１−２に共にダート信号が与えられな
い時は、ダート回路１４の出力は常に零である。

従って、上記の手順により、第３図（ａ）又は（ｂ）の
いづれの方式でも前ライン（Ｎライン目）の加熱経歴を
考慮した熱リレキ補償（Ｎ＋１ライン目の加熱）を行な
うことができる。

尚、この（Ｎ＋１）ライン目加熱期間内に次ライン（Ｎ
＋２ライン目）の画信号はシフト−レノスタ内で転送さ
れ、また熱リレキ補償が必要ない場合は第２表により通
常の記録が行なわれる。

以上の説明から判るように、半導体装置内に、熱リレキ
補償のためのラッチ回路があれば、熱リレキ補償が容易
になる。

しかし、第１図と、第４図の比較から判るように前２ラ
イン、或いは前３ラインの熱リレキ補償をするための半
導体装置を構成するのは、現実的ではない。

即ち、半導体装置に前１ラインの熱リレキ補償をするた
めの回路を構成する場合、第４図のような回路構成にす
るのが良いことも周知である。

しかし、第４図の半導体装置を更に簡略化した方式の半
導体装置があれば、多数の半導体装置を使用する感熱記
録用サーマルヘッドの展進コスト低減に効果があること
は言うまでもない。

本発明は、このような観点から発明されたもので、第１
図のダート回路の構成を少し変更するだけで、第４図の
半導体装置とほぼ同等の機能を有する半導体装置を提供
することを目的とする。

本発明による半導体装置は、第３図（ｂ）の方式により
、熱リレキ補償を行なう。

本発明による半導体装置は、前ｌラインの加熱経歴を考
慮した熱リレキ補償を、次の如き手順により行なうこと
ができるように構成される。

今、第１図の半導体装置において、第３図（ｂ）のＮラ
イン目の加熱が終ったものとする。

この時、第１図のラッチ回路２にはＮライン目画信号が
シフト・レジスタ回路ｌには（Ｎ＋１　）ライン目画信
号がある。

従って、次にシフト・レジスタ回路をラッチ回路２にラ
ッチして（Ｎ＋１）ライン目の記録を行なう前に、シフ
ト・レジスタ回路１の画信号するようなダート機能を付
加すれば、第３図（ｂ）の前１ラインの加熱経歴を考慮
した熱リレキ補償を行なうことができる。

即ち、本発明の半導体装置は、第１図の半導体装置のデ
ート回、路を、 （１）　　ラッチ回路に記憶された画信号を出力する機
能 を保持しつつ （２）　　シフト・レジスタ回路の画信号を、ラッチ回
路の画信号と比較参照して出力する機能を付加して、前
１ラインの熱リレキ補償する機能を有するように改良し
たことを特徴とする。

以下、本発明を実施例に基づき説明するＪ第５図は、本
発明による半導体装置３００の実施例を示す。

第５図において、１５は本発明に′よるｆ−）回路、１
６はヘッドとしてのダート端子１にｆ−ト信号を与えた
時に、ダート信号が供給される半導体装置を選択するた
めの半導体装置選択回路、１７はヘッドとしての画信号
入力端子に、各半導体装置の画信号入力端子を共通接続
する画信号転送方式を用いる場合に、画信号が入力され
る半導体装置を選択するための半導体装置選択回路であ
り、他は第１図の半導体装置１００と同じである。

半導体装置選択回路１６．１７は各１ピツトのシフト・
レノスタ１６ａ、１７ａと２個又は１個のＡＮＤ回路１
６ｂ、１７ｂにより・構成されている。

半導体装置３００としての端子は第１図と同一機能の５
．６，７，８，９および１０の各端４の外にダート端子
１６−１．１６−２、ダート信号を入力する半導体装置
選択信号の入力および出力端子１６−３．１６−４、半
導体装置選択（ダート信号用）信号を転送するためのク
ロック信号端子１６−５、画信号を入力する半導体装置
を選択するための信号の入力および出力端子１７−１．
１７−２、半導体装置選択（画信号用５信号を転送する
ためのクロック端子１７−３がある。

一方、ダート回路１５、は２個のＡＮＤ回路１５ａ。

１５ｂと１個のＯＲ回路１５ｃで構成されている。

ＡＮＤ回路１５ａはラッチ回路２ａの画信号Ｑと端子１
６−１のダート信号により、またＡＮＤ　［＆路１５ｂ
はラッチ回路２ａの反転画信号Ｑ１　シフト・レジスタ
回路１の画゛信号および端子１６−２のダート信号によ
り駆動され、この２つのＡＮＤ回路の出力はＯＲ回路１
５ｃを通していづれか一方の出力が駆動回路（トランジ
スタ）４に出力される。

このダート回路構成により、第４図の半導体装置と同様
に、第３図（ｂ）に示すような前１ラインの熱リレキ補
償が可能となる。

即ち、第５図において、この半導体装置３００のダート
信号選択回路１６がＯＮの状態、即ち、ダート信号が端
子１６−１、又は１６−２に与えられると、この信号は
直ちにＮＡＮＤ回路１５ａまたは１５ｂの入力になるよ
うな状態にあることとする。゛ この状態に゛おいて、今発熱体のＮライン目の加熱が終
り、次の（Ｎ＋１　）ライン目の発熱体の加熱を行なう
場合を考える。

ラッチ回路２ａにはＮライン目画信号が、シフト・レジ
スタ回路には（Ｎ＋１　）ライン目の画信号 が入っているから、端子１６−２だけにダート信号をＴ
１期間与えると、ＯＲ回路１５ｃの出力信号により第１
表に従って発熱体の加熱が行なわれる。次に・、端子１
０にラッチ信号を与えて、シフト・レジスタ回路の（Ｎ
＋１　）ライン目画信号をラッチ回路２ａに移した後に
、端子１６−１のみにダート信号を与えると、ＯＲ回路
１５ｃの出力は第１表に従って発熱体を加熱する。

端子１６−１．１６−２に共にケ９−ト信号を与えない
時は、発熱体は加熱されないから、端子１６−１．１６
−２の両方にダート信号を与えないようにすれば、第３
図（ｂ）の前１ライとの熱リレキ補償を上記の手順で実
施することができる。

勿論、この熱リレキ補償を行なわない場合には端子１６
−１だけに発熱体の加熱に必要時間のケ゛−ト信号を与
えれば良い。　゛ 上記の手順において、シフト・レジスタ回路１内の（Ｎ
＋２）ライン目記録のための画信号の転送は端子１０の
ラッチ信号により、シフト・レジスタ回路の（Ｎ＋１　
）ライン目画信号をラッチ回路２に移してから行゛なわ
ねばならない。即ち、端子１６−２にｒ−）信号を与え
ている期間のシフト“・レジスタ内画信号の転送は禁止
される。

従って、半導体装置３００により熱リレキ補償を行なう
場合、各半導体装置の画信号入出力抱子を、第２図のよ
うに接続するのは好ましくない。

この問題を解決するには、半導体装置３００を第６図の
如く接続してくサーマルヘッドを構成すれば良い。

第６図は第５図の４個の半導体装置を用いて、１２８ケ
の発熱体を駆動するサーマルへ、ドの回路接続例であり
、図を見易くするために、半導体装置３００の内部回路
を部分的に省略して、図示している。

第６図においてヘッドとしての各端子に記号Ｈを付けて
いるが、これらの各端子の機能は、第５図の対応番号の
機能と同様である。

また、これらのヘット９としての各端子に対する各半導
体装置の各端子の接続は、′半導体装置選択用信号入出
力端子１６−３と１６−４および１７−１と１７−２が
各々直列接続される以外（ｒ！、、並列接続される。

また、第６陸においてヘッドとじての画信号入力端子は
、２個準備しているが、これは、各半導体装置の画信号
入力端子をへ、ドとしての画信号入力端子に接続してい
ることと協同して、ヘッド内の画信号転送を速くする効
果を持つ。

即ち、第６図において画信号は端子７−ＩＨ。

７−２Ｈを用いて、入力するが、この２つの端子に並列
に接続されたどの半導体装置に両信号を入力するかは、
端子１７−ＬＨに入力された半導体装置選択用信号と端
子１７−３８に入力されるクロ。

り信号とで予じめ転送されている１ビツトのシフト・レ
ジスタ回路の内容で指定される。

即ち、ヘッドとしての画信号入力端子（例えば７−ＩＨ
）に並列に接続されている半導体装置のどれか１つだけ
のシフト・レジスタ回路１７ａが１になっていれば画信
号はその半導体装置に入力される。

以上の説明から、第６図は第２図に比べると４倍（２分
割記録の場合）の画信号転送ができることが判る。

一方、ダート信号が入力される半導体装置を指・定する
ためのヘッドとして９端子１６−３Ｈ，１６−５Ｈの使
用方法も端子１７−ＩＨと１７−３Ｈの使用方法と同じ
なので説明は省略する。

また、熱リレキ補償を行なわない場合に半導体装置３０
０の画信号入出力端子７．８を第２図のように接続して
使用するには、１ビツトのシフト・レジスタ回路が常に
１・になっていれば良い。

以上説明したように本発明によれば、第１図の最も基本
的な半導体装置のダート回路を少し改良するだけで、前
１ラインの熱リレキ補償を豆なうことができる。

この結果、半導体装置の製造コストは、従来の場合と殆
んど変らず、また、多数の半導体装置を実装するサーマ
ルヘッドのコスト低減に効果がある。また、半導体装置
内の素子数の低減は、半導体装置内で消費される電力の
低減に役立つ。

このように、本発明は感熱記録方式の利用面を拡大して
行く上で、大きな価値を有するものである。

【図面の簡単な説明】

第１図は従来の半導体装置の回路構成例を示す図、第２
図は、第１図の半導体装置を実装したサーマルヘッドの
回路接続図、第３図は、前１ラインの熱リレキ補償方式
を説明するために、同一発熱体に２回連続して加熱する
場合の加熱・ぐルスの与え方を示す図、第４図は、従来
の他の半導体装置の回路構成例を示す図、第５図、第６
図は、本発明による半導体装置の回路構成例およびこの
半導体装置を実装したサーマルヘッドの回路接続例を示
す図である。 １０００〜１１２７・・・発熱体、 １００．２００，３００・・・半導体装置、１・・・シ
フト・レジスタ回路、 ２．２−１．２−２・・・１つの半導体装置で駆動し得
る発熱体と同数の１ビツトのラッチ回路２ａから成るラ
ッチ回路、゛ ３．１４．１５・・・ダート回路、 １６・・・ダート信号を入力する半導体装置選択回路、 １６ａ・・・１ビツト・シフト・レジスタ、１７・・・
画信号を入力する半導体装置選択回路、１７ａ・・・１
ビツト・シフト・レジスタ、７．８・・・画信号入出力
端子、 ９・・・画信号転送用クロック端子、 １０・・・ラッチ端子、 ５・・・発熱体接続端子、 ６・・・発熱体駆動電源接地端子に接続する端子、１１
．１１−１．１１−２．１６−１．１６−２・・・デー
ト端子、 １６−３．４・・・ｆ−）信号を入力する半導体装置を
選択する信号の入力および出力端子、 １６−５・・・同上信号転送用クロック端子、１７−１
．２・・・画信号を入力する半導体装置を選択する信号
の入力および出力端子、 １７−３・・・同上信号転送用クロック端子。 第１図 ζ 第３図

Claims (1)

1. 【特許請求の範囲】 発熱体の加熱の有無に対応する画信号を転送するシフト
   ・レジスタ回路、前記シフトΦレジスタ回路の画信号を
   一時記憶するラッチ回路、画信号を発熱体駆動回路に出
   力するためのｒ−）回路から成る感熱記録用半導体装置
   において、前記ダート回路が （１）　　前記ラッチ回路に記憶された画信号を出力す
   る機能 （２）　　前記シフト・レジスタ゛回路の画信号を前記
   ラッチ回路の画信号内容と比較して出力する機能の２つ
   の機能を併せ−持つことを特徴とする感熱記録用半導体
   装置。