JPS586621A - 誤動作防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は連続し七人力されるパルスにおいて。

所定パルス幅以下にあるものを出力させないようにした
誤動作防止回路に関する。

従来、この種の回路として第１図に示すものがあった。

第１図において、１は電圧フィードバック信号を増幅し
て信号Ｖ、を出力する増幅器、２は増幅器１の信号Ｖ、
と次に説明する信号４ｖとを加算する加算器、３は加算
器２の信号をアナログ・デジタル変換する変換器（ム／
Ｄ）、４は変換器３の信号をデジタル・アナログ変換し
て信号Δ■を出力する変換器、６は第２図に示す構成に
あり、変換器３の信号をパルス幅変調する変調回路であ
る。

第２図において、・７はクロック・パルスを発生するパ
ルス発生器、８はパルス発生器７のクロック・パルスを
分周する分周器、９は分周器８の信号と変換器３の信号
との間で加減算をする加減算器、１０は加減算器９の信
号を記憶するメモリ、１１はメモリ１０の信号の選択を
するセレクタ。

１２はセレクタ１１の信号をラッチするラッチである。

次に動作について説明する。いま、電圧フィードバック
信号を増幅した増幅器１が第３図すに点線で示すように
変動した信号Ｖ、を出力したとする。信号ｖＦは、変換
器３によりデジタル変換され、更に変調回路６に入力さ
れ、これより第３図６に示す信号が、第３図１に示すパ
ルス発生器７のりａツク・パルスに従って１発生する。

以下このような制御系をインバータ回路に適用した場合
について説明する。第３図Ｃにおいて、斜線で示す部分
は、インバータ回路の転流時間に比較して半分以下のパ
ルス幅であり、インバータ回路に転流失敗をもたらす。

しかし、第１図に示すように、加算器２は信号ΔＦが正
帰されているので、第３図０に示す斜線部分は除去され
る。この関係を時間軸を圧縮して示すと第４図のように
なる。即ち、第４図１は第３図Ｇに対応する。第４図す
は第３図０の斜線部分を除去したものに対応する。なお
、信号ノＶは。

変換器３の分解能以下に選ぶ必要がある。

従来の誤動作防止回路は、以上のように構成されている
ので、信号ｖＦの変動量が小さいときには有効に働くが
、信号ｊｖの正帰還量以上の変動が発生すると、インバ
ータ回路の場合は、その転流失敗をもたら丁ようなパル
ス幅の狭いパルス第３図の時刻ｔ、〜ｔ１部分を発生す
る欠点があった。

この発明は、前記のような従来回路の欠点を除去するた
めになされたもので、−信号を出力した時点から所定時
限入力信号が変化しても出力信号の論理レベルの変化を
禁止させることにより、インバータ回路等に安定した信
号を供給することができる誤動作防止回路を提供するこ
とを目的とする。

以下、この発明の一実施例を図について説明する。第５
図はこの発明の回路の各部接続を示すブロック図である
。第５図において、１５はこの発明の誤動作防止回路で
、第６図に示すような論理回路からなる。

次に動作を説明する。変調器３の信号が誤動差防止回路
１３に入力される。しかし、第７図すに示すように、信
号ｖ２に変動があったために、誤動作防止回路１３の入
力信号は第７図０のような波形になっているものとする
。第６図において。

変調回路６の信号がアンドウゲート１４．及びインバー
タ１５を介し【アンド・ゲート１６に入力される。アン
ド・ゲー）１４．１６の出力端はそれぞれフリップ拳フ
ロップ１７のセット人力８及びリセット人力Ｒに供給さ
れているので、第７図ｄに示すように１時刻−でフリッ
プＯフａツブ１７がセットし、そのＱ出力な＾イーレベ
ルにする。

Ｑ出力は、誤動作防止回路６の出力となり、排他的論理
和ゲート（以下、ゲートという）の第１の入力と、抵抗
Ｒ及びコンデンサＣからなる遅延回路１９を介してゲー
ト１８の第２の入力とに供給されている。このため、ゲ
ート１Ｂは、Ｑ出力の立上りで、パルスを発生し、ワン
ショット・マルチバイブレータ（以下、ワンショットと
い、う）２０をトリガさせる。ワンショット２０は、ト
リガされると、第７図の時刻ｔ、〜を１二対応するパル
ス幅２゛０１は、ロー・レベルの信号あり、アンド・ゲ
ー）１４．１６に入力されている。従って１時刻−直後
の時点からアンド・ゲー）１４．１６は禁止され、信号
Ｖ、が第７図Ｏのようになっていてもフリップ・プロッ
プ１７のＱ出力を第７図ｄのように連続した信号にする
。

なお、パルス幅Ｔ、はインバータ回路の転流時間を包含
する長さの時間であり、第７図１に示す波形はりａツク
・パルス発生器７のクロス・パルスである。

前記実施例ではインバータ回路の誤動作防止回路として
説明したが、入力が変動しても所定時限内はパルスを連
続させる必要のある回路に全て適用されるものである。

以上のようにこの発明によれば、入力信号が変化しても
所定時限内は出力信号を連続させるよ・うにしたので、
インバータ回路の場合はその転流失敗を防ぐことができ
る。

【図面の簡単な説明】

第１図は従来の誤動作防止回路を示すブロック図、第２
図は第１図に示す変調回路を示すブロック図、第３図及
び第４図は第１図の動作を説明する波形図、第５図はこ
の発明の一実施例による誤動作防止回路の外部接続を示
すプａツク図、第６図は第５図に示す誤動作防止回路の
ブロック図を示す回路図、第７図は第５図の動作を示す
波形図である。 １・・・増幅器、３．４−変換器、６・−変調回路。 １６・・・誤動作防止回路。なお、図中、同一符号は同
一部分を示す。 第　　１　　図 １ｍ３図 第４図 第　　５　　図 竿　　６　　図 第　　７　１

Claims (1)

【特許請求の範囲】
1. パルス幅を異にするパルスを含む論理レベル信号を禁止
   信号の制御のもとにゲートさせるゲー［回路と、前記ゲ
   ート回路の出力信号を記憶し、かつ出力するメモリと、
   前記メモリのセットにより付勢され所定時限だけ前記禁
   止信号を出力する時限回路とを備えた誤動作防止回路。