JPS586322B2 - 熱帰還を考慮した集積回路 - Google Patents

Description

【発明の詳細な説明】 本発明は差動入力段と、交番熱源例えばＢ級プッシュプ
ル構成の出力段とを同一チップ内に有する集積回路に関
するものである。

この種集積回路において熱帰還の問題があり、その対策
として差動入力段の差動素子を熱源に対し熱的平衡位置
に配置する方法と、入力段と熱源との距離を充分に取る
方法がある。

しかし前者の方法は複数の熱源がある場合において、そ
れらの熱帰還効果を積算した最小点に配置することであ
り、これだけでは満足な性能は得られない場合が多い。

従って一般には前者と後者を併用して熱帰還効果を或る
値以下に押し込めているが、一般に後者の方法で必要な
距離はかなり大きくなり半導体ペレットのサイズを大な
らしめるという欠点があった。

そこで本出願人は先に第１図，第２図に示す回路および
配置を提案した。

即ち差動トランジスタ１１１，１１２のエミツタにダイ
オード１１３，１１４を設け、そしてこれらを出力トラ
ンジスタ１２１，１２２から発生する熱の影響が差動入
力の双方で同一同相成分となるように配置したものであ
る。

これによれば、差動入力段と出力段との距離言換ればペ
レットのサイズを大きくすることなく熱帰還を軽減でき
る効果がある。

しかしこの回路は差動トランジスタ１１１，１１２，の
エミツタにダイオード１１３，１１４を接続しているの
で、そのダイオードの立上り電圧だけ入力端子間の電圧
が大きくなり減電圧的に不利である。

本発明の目的は上記従来技術の欠点をなくし、半導体ペ
レットのサイズを拡大することなしにだ帰還の効果を低
減することができかつ減電圧特伯の優れた方法を提供す
ることにある。

以下本発明の実施例を図面に基づいて説明する第３図は
本発明の実施例を示す概略回路図、第４図はその回路部
品の配置図である。

これらの図■において１００は差動構成の入力段１１０
と熱湧である出力段１２０を有した集積回路、１１１，
１１１′および１１２，１１２’は入力段１１０の初段
差動増幅トランジスタであって、トランジスタ１１１と
１１１′及び１１２と１１２′は夫々差列に接続され、
トランジスタ１１１，１１１’と１１２，１１２’は差
動的に構成されている。

１２１，１２２は出力段１２０のＢ級プッシュプル構成
の出力トランジスタである。

そしてこれら対の差動トランジスタ１１１，１１１’、
および１１２，１１２’と出力トランジスタ１２１，１
２２は第４図或は第５図に示す如く配置してある。

即ち入力差動トランジスタ回路１１０と、出力トランジ
スタ回路１２０はある距離Ｌ例えば１０００μｍ程度の
距離をおいて夫々対向して配置し、かつ差動トランジス
タ回路１１０の４個の差動トランジスタ１１１，１１１
’，１１２，１１２′は、トランジスタ１１１，１１１
’，１１２，１１２’の熱源１２０から受ける影響がト
ランジスタ１１１＋トランジスタ１１１’＝トランジス
タ１１２＋トランジスタ１１２′となる如くそれらを夫
々対称に配置する。

このように配置すると、出力トランジスタ１２１から見
た差動トランジスタ１１１，１１１’までの距離ａ，ｄ
の和ａ＋ｄと差動トランジスタ１１２，１１２’までの
距離ｃ，ｂの和とが等しくなる。

このことは出力トランジスタ１２２から見た場合も同様
である。

従ってこの場合には出力トランジスタ１２１または１２
２が差動トランジスタ１１１，１１１’および差動トラ
ンジスタ１１２，１１２’とで構成される差動対入力に
与える熱的効果は等しくなり、同相同一入力となって出
力端には現われない・つまり第３図に示す回路構成にお
いて差動トランジスタ１１１，１１１’，１１２，１１
２’のコレクタ電流Ｉｃを Ｉｃ＝Ａ（ｅｘｐＢＶｂｅ−１）・・・・・（１）（但
しＡ，Ｂ定数）とし、そのベース・エミッタ間電圧Ｖｂ
ｅの非常に少さな変化△Ｖｂｅによりコレクタ電流Ｉｃ
に与える影響を△■ｃとすれば、（１）式を微分して（
２）式となる。

△Ｉｃ＝ＡＢＩｃ・△ｖｂｅ……（２） ここで△Ｖｂｅは熱帰還によるＶｂｅの変化であり、△
Ｉはこれに起因するＩｃの変化である。

従って第３図の差動トランジスタ１１１，１１１’，１
１２，１１２’が受ける熱帰還の量を夫々△Ｖｂｃ４ｖ
△Ｖｂｅ２，△Ｖｂｅ３，△Ｖｂｅ４とし、△Ｉｃｌｇ
△１ｃ２，△Ｉｃ３，△Ｉｃ４をその結果の）Ｉｃの変
化とすれば、４個の差動トランジスタ１１１，１１１’
，１１２，１１２’を△ｖｂｅ１（トランジスタ１１１
）＋△Ｖｂｅ３（トランジスタ１１１’）＝△Ｖｂｅ２
（トランジスタ１１２）＋△Ｖｂｅ４（トランジスタ１
１２’）となるように配置することにより△Ｉｃ１（ト
ランジスタ１１１）＋△Ｉｃ３（トランジスタ１１１’
）＝△Ｉｃ２（トランジスタ１１２）＋△■ｃ４（トラ
ンジスタ１１２’）となり差動出力を零にすることがで
きる。

第４図は横軸に周波数Ｈｚをとり、縦軸に入出力信号の
比ｄＢをとって熱による帰還量を示した特性図であり、
Ａは本発明の回路構成および部品配置に基づく特性曲線
、Ｂは従来の回路構成および部品配置に基づく特性曲線
である。

この特性図から本発明は従来に比べ帰還量が小さくその
影響が小さいことが分る。

以上述べた本発明によれば、従来の如く熱帰還を防止す
るのに入力段と出力段の距離を大きく取ることなしに同
等以上の効果を上げることができ、ペレット面積を従来
よりも小さくできる。

また本発明によれば、入力段トランジスタのエミツタに
ダイオードを接続していないから減電圧的に有利である
。

【図面の簡単な説明】

第１図は従来入力部と出力部の回路の一部を抜き書きし
た概略回路図、第２図はその部品の配置図、第３図は本
発明の高利得増幅器の入力部と出力部の回路の一部を抜
き書きした概略回路図、第４図はその部品の配置図、第
５図は本発明の入力部部品の配置図、第６図は本発明の
説明に供する特性曲線図である。 １１０・・・入力段、１２０・・・出力段、１１１，１
１１’，１１２，１１２’，１２１，１２２・・・トラ
ンジスタ。

Claims (1)

【特許請求の範囲】
1. １ 差動入力段および少なくとも２つ以上の熱源を同一
   チップ内に有する集積回路において、差動入力段を少な
   くとも２つ以上の並列トランジスタペアＡ，Ｃ，…およ
   びＢ，Ｄ，…で構成しこれら各トランジスタＡ，Ｃ，…
   およびＢ，Ｄ…と、これらゐ各トランジスタの第１の熱
   源との距離をそれぞれａ，ｃ…およびｂ，ｄとし、第２
   の熱源との距離をそれぞれａ′，ｃ′…およびｂ／ ，
   ｄ／としたときａ＋ｃ＋…＝ｂ＋ｄ＋…，並びにａ’
   ＋ｄ’＋…の関係を満足する如く上記トランジスタＡ，
   Ｂ，Ｃ，Ｄ，…および上記第１，第２の熱源を配置構成
   し、以下同様にして複数の熱源のそれぞれからの熱帰還
   量が差動入力段の正，負入力間で等しくなるように配置
   したことを特徴とする熱帰還を考慮した集積回路。