JPS5860282A - アナログ表示領域変化型電子時計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電子光学的に例えば液晶等を用いて表示する
アナログ時刻表示の時計面とデジタル時刻表示とが部分
的に重なり合い、表示面積を節約して表示する電子時計
に関する。

従来、アナログ時刻表示とデジタル時刻表示は片方のみ
では不便であり、両方使用できることが望ましいが、ア
ナログ時刻表示とデジタル時刻表示を共に表示する時計
は、それらを別々に並べて表示するため、表示面積が限
られている腕時計などでは、アナログ時刻表を脇に小さ
く表示するため見づらい欠点があった。

本発明は、アナログ時刻表示領域とデジタル時刻表示と
が表示領域を少くとも部分的に共有するように表示し、
指針とデジタル表示がいつも、はなれて表示されるよう
に、アナログ表示領域とデジタル時刻表示位置とを変化
させて、アナログ時刻表示もデジタル時刻表示も大きく
表示させるものである。特に、アナログ表示領域を変え
るために表示面積が小さくとも大きく両表示をすること
ができるようにしたものである。

以下図によって本発明の実施例を説明する。

第１図（１）、（２）、（３）は本発明の第１実施例の
表示例を示している。図から明らかなように、部分的に
表示領域を共有するアナログ時刻表示領域とデジタル時
刻表示位置が時刻によって変化している。このため、せ
まい表示面積にもかかわらずアナログ指針表示と、時と
分を１行に表示し、わきに小さく秒を表示するデジタル
表示とが共に大きく表示され、見やすくなっている。

第２図（１）、（２）は本発明の第１実施例の第１図の
表示をするための積層された２つの表示層の表示画素配
置を示している。表示は、これらの表示画素のうちの幾
つかを点灯させて行なうもので、例えば液晶を挟んで対
向する両電極を駆動させて点灯表示させる。第２図（１
）と第２図（２）のラインＬは表示面の外部との区別を
あらわための「わく」である。第２図（１）のアナログ
時刻表示部ＡＴは放射状に配置された６０個の画素と、
その外側に配置された６０個の画素、及び時刻目盛とア
ナログ表示部の「外わく」をあらわす画素とからなって
いる。このアナログ時刻表示ＡＴの外側の右上方に、デ
ジタル時刻表示用に２個の日文字型に画素が配置されて
いる。

これをデジタル表示部ＤＵ１とする。同様にアナログ表
示部ＡＴの外側右下方に、デジタル表示部ＤＤ１を設け
ている。アナログ表示部ＡＴの外側でデジタル表示部Ｄ
Ｕ１とデジタル表示部ＤＤ１のあいだに、秒表示を行う
少し小さい画素配置によるデジタル表示部ＤＳを設けて
いる。デジタル表示部ＤＵ１とＤＤ１は分表示を行なう
。これらの第２図（１）に示す画素が配置されている表
示層を第１表示層とする。

第２図（２）に示す第２表示層の右側にアナログ時計の
ほぼ右半分の指針表示のためのアナログ時刻表示部ＡＰ
が設けられている。アナログ時刻表示部ＡＰは、第２図
（１）のアナログ表示画素配置のうちの分表示で考える
と０分から２９分までの表示用画素配置を持ち、、１部
の欠けた、時刻目盛とアナログ表示部の「外わく」をあ
らわす画素とからなっている。アナログ時刻表示部ＡＰ
の中心、つまり、指針形画素の中心線の集まる点０は、
第１図（１）に示す第１表示層「×印」の点０に重なっ
ている。

第２図（２）の第２表示層のアナログ時刻表示部ＡＰの
「外わく」用画素の内側で、指針表示用画素の配置され
ていない、ほぼ左半分の領域の上方と下方に１文字と日
文字型に画素を配置した、時の桁の表示をするデジタル
表示部ＤＵ２とＤＤ２をそれぞれ設けている。これらの
デジタル表示部ＤＵ２とＤＤ２の中間の位置で、アナロ
グ表示部ＡＰの「外わく」表示用画素の欠けた部分から
左側にはみ出た形に、日文字型に表示用画素が配置され
た３個の日文字型の表示用のデジタル表示部ＤＣ１２を
設け時と分の表示を行う。アナログ表示部ＡＰの外側で
表示面の左側下方に、２個の日文字型に画素を配置した
少し小さい秒表示用デジタル表示部ＤＳＣを設けている
。

デジタル表示部ＤＵ２、ＤＵ１、ＤＳをあわせて１つの
時、分、秒の時刻表示を行う。この３個のデジタル表示
部ＤＵ２、ＤＵ１、ＤＳをあわせたものをデジタル表示
部ＤＵとする。

同様にデジタル表示部ＤＤ２、ＤＤ１、ＤＳをあわせて
デジタル表示部ＤＤとする。秒表示を行うデジタル表示
部ＤＳは、デジタル表示部ＤＵとデジタル表示部ＤＤの
両方の構成要素となっている。

デジタル表示部のＤＣ１２とデジタル表示部ＤＳＣとを
合せてデジタル表示部ＤＣとする。

なお、デジタル表示部ＤＵの構成要素であるデジタル表
示部ＤＵ２とＤＵ１は別々の表示層に表示されるが、１
行に並び、互いに重ならないように配置されている。さ
らにデジタル表示部ＤＵ２はアナログ表示部ＡＴの中心
点０’から少し右方向に寄った位置から右の方にのみ表
示を行なう。

デジタル表示部ＤＤについても同様である。

これらの表示部を用いて表示を行う本発明の実施例の概
略ブロック図を第３図に示す。

基準信号発振源１からの信号は、分周回路２で分周され
、カウンタ３において計数される。カウンタ３の出力は
デジタル表示用デコーダ４とアナログ表示用デコーダ６
においてデコーダされ、表示部選択回路７に送られる。

表示部指定信号出力回路５は、アナログ表示の指針形と
デジタル表示とが常に離れた位置に表示されるように、
カウンタ３からの信号、つまり時刻に対応して、複数の
アナログ表示部ＡＴ、ＡＰと複数のデジタル表示部ＤＵ
、ＤＣ、ＤＤの中から表示する表示部を指定するための
信号を出力する回路である。表示部選択回路７は表示部
指定信号出力回路５からの指定信号により表示部８の中
の複数の表示部のうちから表示する表示部を選択するも
のである。このようにして選択された表示部が駆動回路
をも含む表示部８において表示駆動され第１図のように
表示される。

第４図は本発明の実施例の表示部指定信号出力回路図で
ある。カウンタ３から入力する１５分毎の信号を４進分
カウンタ１１でカウントし、カウンタ３から入力する３
時間毎の信号を４進時カウンタ１０でカウントする。４
進時カウンタ１０の０の出力端子は０時から２時の間、
１の出力端子は３時から５時の間、それぞれ”１”を出
力する。４進分カウンタ１１の０と１の出力端子は０分
から１４分の間。

１５分から２９分の間、それぞれ”１”を出力する。

時カウンタ１０の０の出力端子からの出力はオアゲート
１２とオアゲート１４に入力する。時カウンタ１０の１
の出力端子の出力はオアゲート１２に入力する。オアゲ
ート１２の出力はアンドゲート１５に入力する。分カウ
ンタ１１の０の出力端子からの出力はオアゲート１３に
入力すると共にオアゲート１４にも入力する。分カウン
タ１１の１の出力端子からの出力はオアゲート１３に入
力する。オアゲート１３の出力はアンドゲート１５に入
力する。アンドゲート１５の出力はインバータ１６によ
り反転されてアンドゲート１７に入力する。アンドゲー
ト１５の出力はノアゲート１８にも入力する。オアゲー
ト１４の出力はアンドゲート１７に入力する。アンドゲ
ート１７の出力はノアゲート１８に入力する。この第４
図に示す表示部指定信号出力回路５の出力ラインＬ１、
Ｌ２、Ｌ３はそれぞれアンドゲート１７、アンドゲート
１５ノアゲート１８の出力に結びついている。各時刻を
通じて出力ラインＬ１、Ｌ２、Ｌ３のうちどれか１つの
ラインのみ”１”の真理値を出力するようになっており
、時刻に対応して”１”の真理値を出力するラインの表
を第５図に示す。図において左右方向は分の変化をあら
わし、上下方向は時間の変化をあらわす。

例えば２時２７分のとき第４図の表示部指定信号出力回
路５の４進時カウンタ１０と４進分カウン１１はそれぞ
れ０と１の出力端子に”１”を出力するためオアゲート
１２と１３の出力はどちらも”１”となってアンドゲー
ト１５に入力する。アンドゲート１５の出力に結びつく
指定信号Ｌ２の出力ラインは”１”となるが、アンドゲ
ート１５の出力がインバータ１６により反転されて”０
”となってアンドゲート１７に入力するためアンドゲー
ト１７の出力ラインである指定信号Ｌ１の出力ラインは
”０”となり、アンドゲート１５とアンドゲート１７の
出力の入力するノアゲート１８の出力”０”となり、ノ
アゲート１８の出力ラインである指定信号Ｌ３の出力ラ
インは”０”となる。つまり第５図の表に示すように２
時２７分のときは表示部指定信号出力回路５の出力は指
定信号Ｌ２のみが”１”で他の指定番号は”０”である
。

次に表示部選択回路７によりどのように表示部が選択さ
れるが第６図によって説明する。

第６図は本説明の実施例の表示部選択回路７及びこれに
接続する表示部８を示す図である。図において２０はオ
アゲート、２１、２２、２３、２４、２５はアンド回路
である。

今、表示部指定信号出力回路５から入力する指定信号Ｌ
１が”１”のとき、Ｌ１信号はオア回路２０を通ってア
ンド回路２５に入力しアンド回路２５に入力するアナロ
グ表示用デコーダ６からの信号Ａを表示部８の中のアナ
ログ時刻表示部ＡＴに入力させる。さらにＬ１信号はア
ンド回路２３にも入力しアンド回路２３を開き、入力す
るデジタル表示用デコーダ４からのデジタル表示用にデ
コードされた信号Ｄを表示部８のデジタル時刻表示部Ｄ
Ｄに入力させる。他の表示部は、アナログ表示用信号Ａ
やデジタル表示用信号Ｄの入力するアンド回路が他の一
方の入力である”０”の真理値を持つＬ２信号やＬ３信
号により閉じられるため、これらのＡＮＤ回路の出力に
つながる表示部であるために表示用信号Ａ、Ｄが送られ
てこないので時刻表示がなされず、アナログ時刻表示部
ＡＴとデジタル時刻表示部ＤＤのみが表示され第１図（
１）のように表示される。

次に表示部指定信号出力回路５から入力するＬ２信号が
”１”のとき、Ｌ２信号はアンド回路２４を開きアナロ
グ表示用信号Ａをアナログ時刻表示部ＡＰに送る。一方
Ｌ２信号はアンド回路２２にも入力し、これを開いてア
ンド回路２２に入力するデジタル表示用信号Ｄをデジタ
ル時刻表示部ＤＣに出力する。このためＬ２信号が”１
”のときアナログ時刻表示ＡＰとデジタル時刻表示部Ｄ
Ｃが表示駆動されて第１図（２）のように表示される。

次に表示部指定信号Ｌ３が”１”のとき、Ｌ３信号はオ
アゲート２０を通りアンド回路２５に入力してこれを開
き、アナログ表示用信号Ａをアナログ表示部ＡＴに送る
。一方Ｌ３信号はアンド回路路２１に入力して、これを
開き、アンド回路２１に入力するデジタル表示部用信号
Ｄをデジタル表示部ＤＵに送る。このためＬ３が”１”
のときはアナログ表示部ＡＴとデジタル表示部ＤＵが表
示駆動されて第１図（３）のように表示される。他の表
示部は表示されない。

第１図においてアナログ時刻表示の「わく」や時刻目も
りはデジタル表示に重なる部分を表示しないようにして
ある。このようにアナログ表示領域とデジタル表示とが
表示領域を部分的に共有するように表示するためアナロ
グ表示もデジタル表示も大きく表示できる。

第１図（１）と第１図（３）のデジタル表示は２つの表
示層で行っているが第１図（２）の表示は１つの表示層
にアナログ表示もデジタル表示も行っている。

また、秒表示を除いて考えると第１図（１）、（３）の
表示はそのままで、第１図（２）の表示を第７図のよう
にして表示してもよい。

本発明の第１実施例ではアナログ表示部ＡＴとアナログ
表示部ＡＰとは別の表示層に配置されたがアナログ表示
部ＡＰの中心の点０がアナログ表示部ＡＴの外側に位置
する場合には、２つのアナログ表示部を１つの表示層に
配置してもよい。

これが本発明の第２実施例であり第８図（１）に示すア
ナログ表示層と第８図（２）に示すデジタル表示層とを
積層して表示を行なう。本発明の第２実施例は第１実施
例よりもアナログ表示の中心の間隔が広くなったため、
横長の形になっている。本発明の第２実施例は、２つの
表示層をあわせて考えると本発明の第１実施例と、ほぼ
同様に、アナログ表示部は左右に１つずつ、時、分のデ
ジタル表示は上、中、下に１つずつと配置されており、
本発明の第１実施例と同様に表示部を選択駆動して第９
図（１）、（２）、（３）のように表示される。

なお、時刻表示の代りに、月、日や文字等を表示しても
よい。アナログ表示のワクや時刻目もりは必ずしも表示
しなくてもよい。

このように本発明は、アナログ表示部とデジタル表示部
を複数個ずつ設けて、それらの中の表示駆動する表示部
の選択を時間の変化と共に変えることにより、アナログ
表示とデジタル表示が間隔を保ったまま、互いに判読を
妨げないように表示することができる。表示領域を部分
的に共用するために、アナログ表示も大きく、時分を１
行に表示するデジタル表示も大きく表示され、腕時計な
どのせまいスペースに表示するのに適している。

両表示が近くに寄っているために視点をずらすことなく
一度に両表示を読むことができる。さらにもしアナログ
表示をアナログ表示部ＡＴの一つのみで行うと２時２７
分などの表示では、指針とデジタル表示が重なってしま
い判読が困難になるが、本発明のようにアナログ表示部
を２つに設けて時刻に対応して、表示するアナログ表示
部を変えることにより、指針形を表示面の端の方へ押し
やってしまうためにあいた空間にデジタル表示をしてム
ダなく空間を使用できる。

このようにせまい表示空間にアナログ表示と、時分を１
行に表示するデジタル表示とを、共に最大限に大きく表
示する電子時計は従来なかったものでありその意義は大
きい。

【図面の簡単な説明】

第１図（１）、（２）、（３）は本発明の第１実施例の
表示例を示す図。 第２図（１）、（２）は本発明の第１実施例の積層する
２つの表示層の画素を配置を示す図。 第３図は本発明の実施例の概略ブロック図。 第４図は本発明の実施例の表示部指定信号出力回路図。 第５図は本発明の実施例の時刻に対応して”１”の真理
値を出力する表示部指定信号出力回路出力ラインの表示
を示す図。 第６図は本発明の実施例の表示部選択回路及びこれに接
続する表示部８を示す図。 第７図は本発明の実施例の表示例を示す図。 第８図は（１）、（２）は本発明の第２実施例の積層す
る２つの表示層の画素配置を示す図。 第９図（１）、（２）、（３）は本発明の第２実施例の
表示例を示す図である。 １は基準信号発信源、２は分周回路、３はカウンタ、４
はデジタル表示用デコーダ、５は表示部指定信号出力回
路、６はアナログ表示用デコーダ、７は表示部選択回路
、８は表示部、１０は時カウンタ、１１は分カウンタ、
２１〜２５はアンド回路

Claims (1)

【特許請求の範囲】
1. 電気光学的に表示する積層された２層以上の表示層に、
   複数のアナログ時刻表示部と複数のデジタル時刻表示部
   とを設け、表示駆動するアナログ時刻表示部とデジタル
   時刻表示部とを時刻に対応してそれぞれ変えることによ
   り、アナログ時刻表示の指針形表示部とデジタル時刻表
   示とのあいだに間隔をもたせ、かつ、アナログ時刻表示
   領域とデジタル時刻表示とが、少くとも１部表示部領域
   を共有するように、表示することを特徴とするアナログ
   表示領域変化型電子時計