JPS5858664A - メモリアクセス制御装置 - Google Patents
メモリアクセス制御装置Info
- Publication number
- JPS5858664A JPS5858664A JP15667881A JP15667881A JPS5858664A JP S5858664 A JPS5858664 A JP S5858664A JP 15667881 A JP15667881 A JP 15667881A JP 15667881 A JP15667881 A JP 15667881A JP S5858664 A JPS5858664 A JP S5858664A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory access
- signal
- counter
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メモリアクセス制御装置、特に、情報処理シ
ステムにおけるメモリアクセスの制御を行うためのメモ
リアクセス制御装置に関する。
ステムにおけるメモリアクセスの制御を行うためのメモ
リアクセス制御装置に関する。
従来のメモリアクセス制御装置は、情報処理システムに
お騒て、一度メモリアクセス要求を行うとメモリ読出デ
ータあるいはステータスがメモリから送出されて来ない
と次のメモリアクセス要求を行わなかっ九り、メモリア
クセス指令の処理回数をハードウェアにて固定していた
。
お騒て、一度メモリアクセス要求を行うとメモリ読出デ
ータあるいはステータスがメモリから送出されて来ない
と次のメモリアクセス要求を行わなかっ九り、メモリア
クセス指令の処理回数をハードウェアにて固定していた
。
それゆえ、これらのいずれの従来のメモリアクセス制御
装置もある定められ次処理能力以上に処理能力の向上を
望むことが不可能であることにより、高速なメモリアク
セスタイムを必要とする機能拡張が生じた時、その都度
対象装置のバードウ゛エア変更を必要とするとともに、
総合的なシステムスループッ）Ｔｈ考慮したメモリアク
セス処理回□数をプログラムにて指定することが不可能
であるという欠点があった。
装置もある定められ次処理能力以上に処理能力の向上を
望むことが不可能であることにより、高速なメモリアク
セスタイムを必要とする機能拡張が生じた時、その都度
対象装置のバードウ゛エア変更を必要とするとともに、
総合的なシステムスループッ）Ｔｈ考慮したメモリアク
セス処理回□数をプログラムにて指定することが不可能
であるという欠点があった。
すなわち、′従来のメモリアクセス制御装置はメそりア
クセスタイムを高速化し几いときにはハードウエアを変
交しなければならないという欠点があう九。
クセスタイムを高速化し几いときにはハードウエアを変
交しなければならないという欠点があう九。
本発明の目的はハードウェアの変更を行うことなくメモ
リアクセスタイムの高速化が達成できるメモリアクセス
制御装置を提供することにある。
リアクセスタイムの高速化が達成できるメモリアクセス
制御装置を提供することにある。
すなわち、本発明の目的はメモリアクセス処理回数をプ
ログラムにて指定可能としたことにより、より高速なメ
モリアクセスタイムを必要とする機能拡張に対して、ハ
ードウェアの変更を伴かうことなく、プログラムからの
指定にて対処することができるとともにプログラムにて
各々の装置に適したメモリ処理回数を指定することによ
りシステムに最適′となるシステムスループ、トラもつ
メモリアクセス制御装置を提供することにある。
ログラムにて指定可能としたことにより、より高速なメ
モリアクセスタイムを必要とする機能拡張に対して、ハ
ードウェアの変更を伴かうことなく、プログラムからの
指定にて対処することができるとともにプログラムにて
各々の装置に適したメモリ処理回数を指定することによ
りシステムに最適′となるシステムスループ、トラもつ
メモリアクセス制御装置を提供することにある。
本発明のメモリアクセス制御装置は、プロセッサ装置か
らの指令により初期値が設定され、メモリ装置へのアク
セス要求を受は付けるごとに受付回数をカウントし前記
メモリ装置からのメモリ、読出データ送出信号およびメ
モリステータス送出信号のいずれかが供給されるごとに
送出回数を前記受付回数のカウントとは逆の方向にカウ
ントするカウンター装置と、前記カウンター装置の出力
信号に従いメモリアクセス要求を制御するメモリアクセ
ス発生装置と管含んで構成される。
らの指令により初期値が設定され、メモリ装置へのアク
セス要求を受は付けるごとに受付回数をカウントし前記
メモリ装置からのメモリ、読出データ送出信号およびメ
モリステータス送出信号のいずれかが供給されるごとに
送出回数を前記受付回数のカウントとは逆の方向にカウ
ントするカウンター装置と、前記カウンター装置の出力
信号に従いメモリアクセス要求を制御するメモリアクセ
ス発生装置と管含んで構成される。
すなわち、本発明のメモリアクセス制御装置は、少くと
もメモリ装置と、プロセッサ装置と前記メモリ装置への
データ読出し、書込みが可能な装置を含む情報処理シス
テムにおいて、前記プロセ。
もメモリ装置と、プロセッサ装置と前記メモリ装置への
データ読出し、書込みが可能な装置を含む情報処理シス
テムにおいて、前記プロセ。
サーからの指令によりカウンター初期値の設定が可能で
なおかつ前記メモリ装置へのアクセス要求が受付られる
と受付回数をカウントし、前記メモ）装置からの読出し
データ又はステータス送出信号により、送出回数を前記
受付回数のカウントと ′は逆の方向にカウントする
カウンター装置と、前記カウンター装置の出力信号に従
ｂメモリアクセス要求を制御するメモリアクセス発生装
置を含んで構成される。
なおかつ前記メモリ装置へのアクセス要求が受付られる
と受付回数をカウントし、前記メモ）装置からの読出し
データ又はステータス送出信号により、送出回数を前記
受付回数のカウントと ′は逆の方向にカウントする
カウンター装置と、前記カウンター装置の出力信号に従
ｂメモリアクセス要求を制御するメモリアクセス発生装
置を含んで構成される。
次に、本発明の実施例について、図面を参照し、て詳細
に説明する。
に説明する。
第１図は本発明の一実施例を示すプＣ１ｙり図であって
、クロック信号１１１と、プロセッサ装置からのμｍド
指示信号１１２と、前記プロセッサ装置からのロード指
示信号に伴って供給されるデータバス信号１１４と、リ
セット指示信号１１−５と、メモリ要求受付信号１１３
と、メモリ読出データ送出信号１２１およびメモリステ
ータス送出信号１２２のいずれかが供給されたときに出
力される論理和信号１２３とを入力し、メモＩＪ ４１
求許可信号１１６を出力するカウンター装置１００と、
前記メモリ要求許可信号１１６とメモリアクセス要求源
信号２１１との両方が入力され九ときにメモリ装置への
アクセス要求信号２１２を出力するメモリアクセス発生
装置２００とｔ含んで構成される。
、クロック信号１１１と、プロセッサ装置からのμｍド
指示信号１１２と、前記プロセッサ装置からのロード指
示信号に伴って供給されるデータバス信号１１４と、リ
セット指示信号１１−５と、メモリ要求受付信号１１３
と、メモリ読出データ送出信号１２１およびメモリステ
ータス送出信号１２２のいずれかが供給されたときに出
力される論理和信号１２３とを入力し、メモＩＪ ４１
求許可信号１１６を出力するカウンター装置１００と、
前記メモリ要求許可信号１１６とメモリアクセス要求源
信号２１１との両方が入力され九ときにメモリ装置への
アクセス要求信号２１２を出力するメモリアクセス発生
装置２００とｔ含んで構成される。
次に第１図に示す実施例の説明を容易にするため、カウ
ンター回路１１０は４ビ、トのカウンターとし、メモリ
装置へのメモリアクセス指令の処理回数１−８回として
第１図に示す実施例の動作を詳細に説明する。
ンター回路１１０は４ビ、トのカウンターとし、メモリ
装置へのメモリアクセス指令の処理回数１−８回として
第１図に示す実施例の動作を詳細に説明する。
プロセッサ装置からのロード指示信号１１２とプロセッ
サ装置からのロード指示信号１１２に伴って供給される
データバス信号１１４によりカウンター回路１１０に初
期値″′７″が設定される。
サ装置からのロード指示信号１１２に伴って供給される
データバス信号１１４によりカウンター回路１１０に初
期値″′７″が設定される。
カウンター回路１１０はカウンター値が”７″であるの
で、メモリ要求許可信号１１６１−＠１″にする。
で、メモリ要求許可信号１１６１−＠１″にする。
メモリアクセス要求源信号２１１が＠、、１’＠となる
と１メモリ要求許可信号１１６が＠１”であるため、論
理積ゲー）２１０で論理積がとられてメモリ装置へのア
クセス要求信号２１２ｔ−” １”にする。
と１メモリ要求許可信号１１６が＠１”であるため、論
理積ゲー）２１０で論理積がとられてメモリ装置へのア
クセス要求信号２１２ｔ−” １”にする。
メモリ装置へのアクセス要求信号２１２が受は付られる
と１クロ、り間メモリ要求受付信号１１３が送られて来
る。
と１クロ、り間メモリ要求受付信号１１３が送られて来
る。
メモリ要求受付信号１１３が送られて来ると、カウンタ
ー回路１１０は１＋１″カウントされ、カウント値Ｆｉ
＠８”になる。
ー回路１１０は１＋１″カウントされ、カウント値Ｆｉ
＠８”になる。
同様に、メモリ装置へのアクセス要求信号２１２による
メモリ要求受付信号１１３の受信毎にカラ−ンター回路
１１０は＋１カウントされる。
メモリ要求受付信号１１３の受信毎にカラ−ンター回路
１１０は＋１カウントされる。
カウンター回路１１００カウント値が”１５”となった
時、メモリ要求許可信号１１６が″ＴｏｌＩとなり、メ
モリ装置へのアクセス要求信号２１２の送出を禁止する
。
時、メモリ要求許可信号１１６が″ＴｏｌＩとなり、メ
モリ装置へのアクセス要求信号２１２の送出を禁止する
。
メモリ装置から１クロック間、メモリ読出データ送出信
号１２１がメモリステータス送用信号１２２のいずれか
が送出されて来ると、論理和ゲート１２０で論理和がと
られて論理和信号１２３が出力されカウンター回路１１
０はカウント値ｔ−＠−１”する。
号１２１がメモリステータス送用信号１２２のいずれか
が送出されて来ると、論理和ゲート１２０で論理和がと
られて論理和信号１２３が出力されカウンター回路１１
０はカウント値ｔ−＠−１”する。
すなわち、カウント値が”１５’であれば、カウント値
は＠−１″され１１４″となる。同時にメモリ許可信号
１１６ｆｌ＠１”となり、禁止されてい友メモリ装置へ
のアクセス要求信号２１２の送出が可能となる。
は＠−１″され１１４″となる。同時にメモリ許可信号
１１６ｆｌ＠１”となり、禁止されてい友メモリ装置へ
のアクセス要求信号２１２の送出が可能となる。
以下同４１１に、メモリ装置へのアクセス要求信号２１
２に対するメモＩＪ ｉｌｌｌｌ求償付信号１１３信の
度毎にカウンター回路１１０１−”＋１”カウントシ、
メモリ装蓋からメモリ読出データ送出信号１２１かメモ
リステータス送出信号１２２のいずれかが受信されろ度
毎にカウンター回路１１０ｆｔ＠−１” カウントする
。
２に対するメモＩＪ ｉｌｌｌｌ求償付信号１１３信の
度毎にカウンター回路１１０１−”＋１”カウントシ、
メモリ装蓋からメモリ読出データ送出信号１２１かメモ
リステータス送出信号１２２のいずれかが受信されろ度
毎にカウンター回路１１０ｆｔ＠−１” カウントする
。
を危、カウンター回路１１００カウント値が＠１５”に
なりた時のみメモリ要求許可信号１１６を１０″にして
メモリ装置へのアクセス要求信号２１２の送出を禁止す
る。
なりた時のみメモリ要求許可信号１１６を１０″にして
メモリ装置へのアクセス要求信号２１２の送出を禁止す
る。
本発明のメモリアク七ス制御装置は、メモリアクセス指
令の処理回数をプロセッサ装置にて設定可能としたこと
により、より高速なメモリアクセスタイムを必要とする
機能拡張に対し、ハードウェアの変更を伴うことなくプ
ログラムの変更にて対処することができることおよび、
プログラムにて各々の装置に適したメモリアクセス処理
回数を指定することにより、システムに最適となるシス
テムスループットを提供できるという効果がある。
令の処理回数をプロセッサ装置にて設定可能としたこと
により、より高速なメモリアクセスタイムを必要とする
機能拡張に対し、ハードウェアの変更を伴うことなくプ
ログラムの変更にて対処することができることおよび、
プログラムにて各々の装置に適したメモリアクセス処理
回数を指定することにより、システムに最適となるシス
テムスループットを提供できるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
１００・・・・・・カウンター装置、２００・・・・・
・メモリアクセス発生装置、１１０・・・・・・カウン
ター回路、１２０・・・・・・論理和ゲー）％２１０・
・・・・・論理積ゲー）１．ｔ”ｉ １・・・・・・ク
ロック信号、１１２・・・・・・ロード指示信号、１１
３・・・・・・メモリ要求受付信号、１１４・・・・・
・データバス信号、１１５・・・・・・リセット指示信
号、１１６・・・・・・メモ１３４９求許可信号、１２
１・・・・・・メモリ読出データ送出信号、１２２・・
・・・・メモリステータス送出信号、１２３・・・・・
・論理和信号、２１１・・・・・・メモリアクセス要求
源信号、２１２・・・・・・アクセス要求信号。 （、ζ ２、 （
・メモリアクセス発生装置、１１０・・・・・・カウン
ター回路、１２０・・・・・・論理和ゲー）％２１０・
・・・・・論理積ゲー）１．ｔ”ｉ １・・・・・・ク
ロック信号、１１２・・・・・・ロード指示信号、１１
３・・・・・・メモリ要求受付信号、１１４・・・・・
・データバス信号、１１５・・・・・・リセット指示信
号、１１６・・・・・・メモ１３４９求許可信号、１２
１・・・・・・メモリ読出データ送出信号、１２２・・
・・・・メモリステータス送出信号、１２３・・・・・
・論理和信号、２１１・・・・・・メモリアクセス要求
源信号、２１２・・・・・・アクセス要求信号。 （、ζ ２、 （
Claims (1)
- プロセッサ装置からの指令により初期値が設定されメモ
リ装置へのアクセス要求を受は付けるごとに受付回数を
カウントし前記メモリ装置からのメモリ読出データ送出
信号およびメモリステータス送出信号の込ずれかが供給
されるごとに送出回数を前記受付回数のカウントとは逆
の方向にカウントするカウンター装置筐と、前記カウン
ター装置の出力信号に従いメモリアクセス要求を制御す
るメモリアクセス発生装置とを含むことを特徴とするメ
モリアクセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15667881A JPS5858664A (ja) | 1981-10-01 | 1981-10-01 | メモリアクセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15667881A JPS5858664A (ja) | 1981-10-01 | 1981-10-01 | メモリアクセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5858664A true JPS5858664A (ja) | 1983-04-07 |
Family
ID=15632923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15667881A Pending JPS5858664A (ja) | 1981-10-01 | 1981-10-01 | メモリアクセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858664A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0297969A (ja) * | 1988-10-05 | 1990-04-10 | Canon Inc | 熱ローラー定着用トナー |
| US5928825A (en) * | 1995-06-26 | 1999-07-27 | Fuji Xerox Co., Ltd. | Toner for developing electrostatic latent images |
| US6063536A (en) * | 1996-06-04 | 2000-05-16 | Mitsui Petrochemical Industries Ltd. | Thermal fixing developer material and wax for electrophotography |
| US6268099B1 (en) | 1996-05-28 | 2001-07-31 | Fuji Xerox Co., Ltd. | Toners, process for the preparation thereof, developers and method of forming images |
-
1981
- 1981-10-01 JP JP15667881A patent/JPS5858664A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0297969A (ja) * | 1988-10-05 | 1990-04-10 | Canon Inc | 熱ローラー定着用トナー |
| US5928825A (en) * | 1995-06-26 | 1999-07-27 | Fuji Xerox Co., Ltd. | Toner for developing electrostatic latent images |
| US6268099B1 (en) | 1996-05-28 | 2001-07-31 | Fuji Xerox Co., Ltd. | Toners, process for the preparation thereof, developers and method of forming images |
| US6063536A (en) * | 1996-06-04 | 2000-05-16 | Mitsui Petrochemical Industries Ltd. | Thermal fixing developer material and wax for electrophotography |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4901234A (en) | Computer system having programmable DMA control | |
| US4504906A (en) | Multiprocessor system | |
| EP0535821A1 (en) | Method and apparatus for dynamically steering undirected interrupts | |
| US5907485A (en) | Method and apparatus for flow control in packet-switched computer system | |
| JPS5858664A (ja) | メモリアクセス制御装置 | |
| EP0969384A2 (en) | Method and apparatus for processing information, and providing medium | |
| US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JPH07114496A (ja) | 共有メモリ制御回路 | |
| JP3093374B2 (ja) | 割り込みコントローラ | |
| JP3062513B2 (ja) | マイクロプロセッサ | |
| JPS63251846A (ja) | 記憶装置制御システム | |
| JPS6214866B2 (ja) | ||
| JP2001014214A (ja) | メモリ共有方法、およびこの方法を使用したマルチプロセッサ設備 | |
| JPH05120031A (ja) | マイクロコンピユータ | |
| JPH053018B2 (ja) | ||
| JPS58189740A (ja) | 割込装置 | |
| JPH05143364A (ja) | 割込制御装置 | |
| JPH0113575B2 (ja) | ||
| JPS63182764A (ja) | 記憶装置制御方式 | |
| JPS6350903B2 (ja) | ||
| JPH0553692A (ja) | マルチプロセツサシステム | |
| JPS62160560A (ja) | バス制御方式 | |
| JPS5812612B2 (ja) | 非同期信号調停器 | |
| JPH01180664A (ja) | ダイレクトメモリアクセス回路 |