JPS5858650U - プロセッサ間情報転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１−は本考案の原理を示すブロック図、第２図は本考
案の実施例の回路図、第３図は第２図に−示す各点のタ
イミング１図、第４図は本考案の一時記憶メモリに記憶
する転送情報のフォーマットを１１．１２・・・・・・
プロセッサ間 ログラム記憶メモリ及びその制御回路、３１゜３２・・
・・・・一時記憶メモリ及びその制御回路、４１゜４２
・・・・・・アドレスバス、５１，５２・・・・・・デ
ータバス、６・・・・・・プ、ロセッサ間情報転送バス
、３１１゜３２１′・・・・・・送信側バスインターフ
ェイス回路、３１１’、３２１・・・・・・受信側バス
インターフェイス回路、３１２，３２２・・・・・・二
時記憶メモリ、３１３．３１５．３２３・・・・・・一
時記憶メモリアト−レス情報発生回路、３１４，３２４
・・・・・・一時記憶メモリアドレスカウンタ、３１６
，３１７゜：２７．’１°ンこ７ｅｓ＊＊シー、、：、
２　：、８３．、．２．ル１゜ツブフロップ回路、１０
０・・・・・・プロセッサ間情報転送バス制御回路、１
０１，１０２・・・・・・制御線、　　　１０３・・・
・・・クロック信号線、１０５・・・・・・シーケンス
制御回路、１０７・・・・・・ラッチレジスタ、１０８
・・・・・・デコーダ。 ７ｆゴー一−１−−−−−−−−−−−−−−−−ｒ？
−−−−

Claims (1)

【実用新案登録請求の範囲】
1. 所属プロセッサが直接アドレス指定できる範囲のアドレ
   ス情報をわりふられ、且つ他プロセツサに対する送信情
   報を記憶する、第１のメモリ部と；所属プロセッサが直
   接アドレス指定できる範囲のアドレス情報をわりふられ
   、且つ他プロセツサからの受信情報を記憶する第２のメ
   モリ部と；前記第１のメモリ部に所属プロセッサからの
   送信情報を書込む手段と；前記第２のメ門り部から所属
   プロセッサに前記受信情報を読出す手段と；情報送受信
   を行なうプロセッサ間の情報転送路を前記第１のメモリ
   部に記憶された前記蓬信情報の受信側□　プロセッサ番
   号情報により設定する手段と；前記第１のメモリ部に記
   憶されている送信情報を読出し転送情報として前記情報
   転送路に送出する手疫と；前記情報転送路を介して送出
   される転送情報を前記第２のメモリ部に書込む手段と、
   ；□これらの各手段に情報転送のための一連の前記各動
   作を逐次自動的に成させる一連のタイミング信号を発生
   する手段とを備え；前記第１および第２のメモリ部を介
   して前記一連のタイミング信号によってプロセッサ間の
   情報転送を行なうことを特徴とするプロセッサ間端一転
   送装置。