JPS5856352A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路に関し、特に、高耐圧。

低オン抵抗を必要とする半導体素子（以下、素子と略記
）の誘電体分離基板構造に係る。

半導体集積回路の素子間の電気的分離方法として誘電体
分離方法と呼ばれる方法があることはよ〈知らｎている
。第１図は誘電体分離法を用いてダイオードを形成した
場合の半導体集積回路の一部断面図である。すなわち、
口型単結晶シリコン１の底面および側面が５１０２膜３
で覆わｎ、多結晶シリコンの支持体４に埋め込まｎてい
る。表面はＳｉＯ□膜７に覆われ、表面からの拡散によ
り、アノードとなるｐ型拡散額域５および、カソードと
なるコンタクト用ｎ＋領域６が形成され、各々ＳｉＯ□
膜７の開孔部を通して、アノード配線８、〃ソード配＃
ｊ９に接続している。

このような構造において、一般にｎ型シリコン１の底面
、側面は、第１図の示すようにｎ１埋込み領域２が設け
らｎることが多い。このｎ＋埋込み領域２の役割りには
、次の２つが考えられる。

第１は、図の左側のコンタクト用ｎ＋Ｊ域６に接続させ
、低抵抗領域を単結晶頭載に形成することにより、ｐ型
拡散領域５からコンタクト用ｎ＋領域６までの抵抗を下
げ、ダイオードのオン抵抗を低減させるものである。こ
の場合は、抵抗を下げるために、埋込みのｎ”領域２の
不純物濃度は高い方が好ましい。

第２の役割＃）はチャネルストッパである。第１図のダ
イオードで、カンード配線９を正、アノード配線８を負
になるように電圧を印加すると、ｐ型拡散佃域５とｎ型
シリコン１のｐｎ接合は、いわゆる逆バイアス印加の状
態になり、空乏層が形成される。この場合、アノード配
線８は負の電位となるので、配線の電界効果により、空
乏層は引き延ばされ、側壁のｓｉｏ、膜３にぶつかる。

その場合には、多結晶シリコンの支持体４の電位の影響
により空乏層の先端部で電界集中が起り、耐ｋが低くな
る場合がある。そこで空乏層が延びて壁にぶつかるのを
防止するために００埋込み領域２が必要となる。

しかし、ｎ１埋込み領域２の表面の不純物濃度が高いと
、濃度こう配は急激になる。この場合には、上記空乏層
がｎ０埋込み領域２にぶつかった領域で、電界集中が起
り、耐圧が低下する。従って、チャネルストッパとして
は、表面の不純物濃度はある値より低く、濃度こう配が
できるだけゆるいことがよい〇 従って、同じｎ０埋込み領域といっても、抵抗低減の目
的と、チャネルストッパの目的とでは、表面不純物濃度
と不純物濃度こう配の最適値は異なるものである。この
ことは、特に、耐圧２００Ｖ以上を必要とする高耐圧半
導体集積回路で重要な問題となり、必要とする耐圧が得
られないことが起る。

本発明の目的は、以上のように、２つの目的を持つｎ９
埋込み領域に対するもので、各々の目的を満足させる誘
電体分離基板を有する半導体集積回路を提供することに
ある。

本発明の要旨は、Ｐ電体分離基板のｎ、埋込み領域を、
その各々の目的に応じて、濃度の異なる２糧類の領域に
することにある。

第２図は本発明の実施例である。第１図と同様にダイオ
ードの場合を例にあげているが、第１図と異なる所は　
ｎ＋埋込み領域２が、第２図では、コンタクト用の第１
領域１２と、チャネルストッパ用の第２領域１３に分け
らｎることである。

コンタクト用の第１のｎ＋領域１２の不純物濃度分布は
、特に問題とならず、拡散領域のシート抵抗が低くなけ
ればよい。従って、表面の不純物濃度が高く、拡散深さ
が深ければよい。発明者らの実施例では、表面濃度が１
０１８〜１０２０　個／画３であり、拡散深さは１０〜
２０μｍであればよい。

上記の範囲内でデバイス特性から必要となるシート抵抗
と、プロセス条件より、適当な表面不純物濃度と拡散深
さを選択すｎばよい。

チャネルストッパ用の第２の００領域１３は、不純物濃
度こう配が問題となる。チャネルストップに必要な濃度
は１０１５〜１０１６個／傷３であり、その濃度より低
い領域での濃度こう配がゆるやかなことが必要である。

第３図は、不純物濃度と、拡散深さの関係を示したもの
で、第１の領域１２と第２の領域１３について示してい
る。

このような構造を達成させるための製法として多くの方
法があるが、その−例を次に述べる。

第４図は本発明になる誘電体分離基板を製作するプロセ
スを示す。

第４図（Ｎのように、面方位＜１０．０＞のシリコン基
板２１に絶縁膜２２をつけ、所定の領域の絶縁膜２２を
ホトエツチングで除去する。

第４図ＣＢ）のように、アルカリ系エッチャントを用い
たエツチングにより、Ｖ字型の溝２３を形成する。

第４図（Ｑのように、絶縁膜２２を全面取り第１の００
領域１２形成のためｎ型ドーパントの拡散領域２４を形
成する。

第４図（Ｄのように、表面全体に絶縁膜２５をかぶせ、
所定の領域の絶縁膜２５をホトエツチングで除去する。

第４図■のように再びアルカリ系エッチャントを用いた
エツチングにより、Ｖ字型の溝２６を形成する。

第４図［Ｆ］のように、第２の０３領域１３を形成する
ため、ｎ型ドーパントの拡散領域２７を形成する。この
場合、第１のｎ゛領域形成用あ拡散領域２４と比較して
、ドーパント量は少くするのが普通である。

この場合は、表面の絶縁膜を全面除去しても、実質的に
は同じものが形成さｎる。

あるいは、第１の０６領域形成用のｎ型ドーパントより
、拡散速度の大きいドーパントヲ用いて、濃度こう配を
緩和する方法もとり得る。

最後に表面に絶縁膜を形成する。この後、多結晶シリコ
ンをこの絶縁膜上に積んで、単結晶側を研磨するといっ
た、通常の誘電体分離基板の製法ト同じプロセスで第２
図に示す半導体集積回路を完成させる。

上記実施例では、溝エツチングを２回に分け、拡散を２
回している。これ以外に、溝エツチングは１回で行ない
、その後絶縁膜を全面につけ、所定の領域の絶縁膜を除
去し、第１の００＠域を拡散で形成し、次に全面の絶縁
膜を除去するか、又は再び全面に絶縁膜を付けてから再
び所定の領域の絶縁膜を除去し、しかる後に第２の００
碩域を拡散で形成する方法もある。

以上説明したように、本発明によればｎ′″埋込み領域
が目的に応じた不純物濃度、濃度こう配を持っているの
で、低オン抵抗で高耐圧の素子を集積化することができ
る。

【図面の簡単な説明】

第１図は従来の半導体集積回路を示す一部断面図、第２
図は本発明の一実施例になる半導体集積回路を示す一部
断面図、第３図は第２図に示す半導体集積回路における
ｎ０埋込み領域の不純物濃度こう配を示す図、第４図は
第２図に示す半導体集積回路の盛装法を工程毎に示す図
でおる。 １・・・ｎ型シリコン、２，１２．ｘａ・・・ｎ９埋込
み領域、３，７・・・絶縁膜、４・・・多結晶シ９コン
支持体、５・・・ｐ型拡散頓域、６・・・コンタクト用
ｎ”１１党１図 牛２図 へｒ。 １　　　　　　　　　　紘λ遅之

Claims (1)

【特許請求の範囲】
1. １、−導電型の単結晶シリコンがその底面および側面を
   絶縁物で覆われ、多結晶シリコン等の支持体に埋められ
   た構造の誘電体分離基板を有する半導体集積回路におい
   て、上記単結晶シリコンの底面および側面に沿って、−
   導電型で、表面不純物濃度および不純物濃度分布が異な
   る２種類以上の拡散領域が形成さｎていることを特徴と
   する半導体集積回路。