JPS5854391A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は液晶を用いた画像表示装置の映像信号を込み回
路に関するものである。

従来の画像表示装置の表示部を第１図に示す。

第１図はアナログ信号を含む画像を表示するものであり
、表示部は液晶とＭＯ８型ＰＥＴアレイを組合わせて構
成されている。第１図において単位画素を構成するもの
は半導体スイッチ素子としてのＭＯＢ型ＦＩＴ　１信号
記憶素子としての信号蓄積用コンデンサ２液晶セル３で
ある。ＦＩＴ　１の一方の端子とコンデンサ２の一方の
端子が接続されて画素電極となシ、液晶セル３を介して
共通電極０が設けられる。この基本的な動作を説明する
。

まずＭＯ８型ＩＰＫ’ｌ’′１ｒＰチャンネルとし、ゲ
ートラインｘ１にゲート信号としての負のパルス電圧が
印加されると、ＦＫＴｊはオン状態と々す、信号ライン
ｙ１に印加されたアナログのビデオ信号は７１［ｆＴ　
１を通してコンデンサ２に充電さ４する。

負のパルスが消滅すれば、ＦＩＴｌはオフ状態となるが
、適音ＰＥＴのリーク電流及び液晶セル３を流れる電流
は非常に小さいので、コンデンサに充電された電圧は、
かなりの時間保持され、液晶セル３に印加されつづける
。そしてグー１号をＸ　ｉ　ｉ）ｈ　Ｃ）　ｘ　ｉ　−
Ｎ　　ｘｌ　＋１・・・・・と線順次に走査し、その位
置に対応したビデオ信号をｙｉ、ｙｔ＋ｔ、ｙｔ＋鵞・
・・・・・から印加することによシ全体の画像が表示さ
れる。

第２図に駆４り回路を含めた従来の表示装置を示す。４
はシフトレジスタで構成されたゲートライン駆動回路（
Ｘドライバ）であり、クロック入力端子５、シリアルデ
ータ入力端子６を具備し−Ｃいる。７はシフトレジスタ
とスイッチ素子群で構成された信号ライン駆動回路（Ｘ
ドライバ）であり、クロック入力端子８、シリアルデー
タ入力端子９、映倫信号入力端子１０を具備している。

１１は、第１図に示した単位画素がｎｘｍ個配列配列た
表示部である。ここで、Ｘドライバのシリアルデータ入
力端子６にはフレームごとにパルスが入力され、クロッ
ク入力端子５には一水平走査期間ごとにパルスが入力さ
れる。つまシクロツク入力端子には１５．７５ＫＨｓｓ
　のパルスが入力され、このパルスによって、前記シリ
アルデータ入力端子６からのパルスが順次シフトし、”
ｌ＃”ｌ・・・・・・に入力される。一方、Ｘドライバ
は、第３図に示すようにシフトレジスタ７ａとスイッチ
素子群７ｂとで構成され各部波形をＪＩＪ図に示す。ま
ず、シリアルデータ入力端子９には一走査期間ごとにパ
ルスＤが入力され、クロック入力端子８には約５３μ８
／ｍの周期のクロックパルスＯＬが入力され、このパル
スによって、前記シリアルデータ入力端子９からのパル
スが順次シフトし、Ｑｌ　ｓ　Ｑ’ｔ・・・・・・から
出力される。そして、シフトレジスタ７ａからの出力Ｑ
、　、　Ｑ、・・・・・・によってトランスイッション
ゲートで構成されたスイッチ素子群７ｂが順次オンにな
り、映像入力端子１０から入力された映像信号が、信号
ライン７１＋７１・・・・・・を通って、表示部へ印加
される。ここで、テレビ信号の一水平走査期間は約６３
μ８であるが、映ｇ１１信号が含まれない帰線期間（第
４図Ｔν）が約１０−ｓあるので、映像信号のある期間
は約５５ｊ８である。

そこで１１１４列がｍ個であれば、クロックパルスＣＬ
の周期Ｔｔｉ：５５　ｔｔａ／ｍ　　となるのである。

そして、テレビの画像を鮮明に表示するには約２００Ｘ
２００ｉＩｉ１ｉ素の表示パネルが必要であり、そのた
めにはクロツクハにスＣＬの周期Ｔは約［１２５μ８で
なければならない。つまり約４　Ｍ　Ｈｇのクロックパ
ルスを必要とするのである。従って、Ｘドライバのシフ
トレジスタ７ａが約４ＭＨｇ　という比較的高速で動作
するために、第２図に示した画像表示装置全体の消費電
力が大きくがってし壕うという欠点があった。

そこで、本発明Ｆｉ、Ｙドライバ部の消費電力を小さく
することを目的とするものである。

以下図面とともに本発明をａ明する。

第５図に本発明の画像表示装置を示す、！ドラ４２部の
構成・動作と、表示部１１は従来例と全く同じである。

Ｙドラ４フ部は奇数列用Ｘドライバ（ム）１２と偶数列
用Ｗドライバ（Ｂ）１４に分割され、それぞれ、クロッ
ク入力端子１３．１５およびシリアルデータ入力端子９
ａ、９Ｂ、さらに共通の映像信号入力端子１０を具備し
ている。

そして、ＹドライバＡおよびＹドライバＢは、第６図に
示すようにシフトレジスタ１２＆、ムＮＤ回路群１２１
）、）ランスミッションゲートで構成されるスイッチ素
子群１２０で構成される。第６図はＹドライバＡの回路
図であυ、ＹドライバＢについては図示しないも同様で
あり、シフトレジスタ１４ａ、ＡＮＤ回路群１４ｂ１ス
イッチ素子群１４Ｃで構成される。ただし、Ｙドライバ
Ｂのシリアルプリンタ入力端子？’ｂはＹドライバＡ用
シフトレンスタ１２ａの第１段出力Ｑｌと接続される。

第７図に、第５図および第６図の回路の各部波形を示す
。第５図、第６図、第７図にそって動作説明をする、ま
ず、Ｙドライバムのクロック入力端子１３に、従来の半
分の周波数のクロックＯＴ、＋Ａが入力され、Ｙドライ
バＢのクロック入力端子１５に、クロックＣＬＡと同じ
周波数で位相が逆のクロックＣＬＢが入力される。そし
て、−水平走査期間ごとにシリアルデータ入力端子９ａ
にパルスＤが入力されると、クロックパルス（！Ｔ、Ａ
に同期してパルスＤが１次シフトし、Ｙドライバム用シ
フトレジスタ１２ａの出力Ｑ、、Ｑ、・・・・・・Ｑ、
ｍ　−ｓ、　Ｑｍ　−ｒ　　から出力される。ここでｍ
は偶数の整数である。一方、ＹドライバＢ相シフトレジ
スタ１４ａ（図示しない）のシリアルデータ入力端子に
は、前記シフトレジスタ１２ａの第１段出力Ｑ、が入力
されるので、クロックパルスＣ！Ｔ、ＢＫ同期してパル
スが順次シフトして、Ｙドライバ用シフトレジスタ１４
ａの出力Ｑ、、Ｑ、・・・・・・９゜−３１８，から出
力され、−さ工、３れら。ラフトレジスタ出力１；Ｌ、
、Ｑ、・・・・・・Ｑｍ−ｔ、Ｑｍ　をそのｔｔ各トラ
ンスミッションゲートのクロックとして用いると、奇数
列と偶数列のトランスミッションケートのオン時間がオ
ーバーラツプし７てしまうので、映倫信号がオーバーラ
ツプして書き込ましてしまう。そこで、Ｙドライバム用
シフトレジスタ１２１Ｌの出力を、ＡＮＤ回路群１２′
ｂの一方の入力とし、同様に、ＹドライバＢ相シフトレ
ジスタ１４ａの出力を、ＡＮＤ回路群１４ｂ（図・４ゴ
ゝ 示しない）の一方の入力゛とする。そして、ＡＮＤ回路
群１２ｔ）の他方の入力端子にクロックパルス○ＬＡを
入力し、ＡＮＤ回路群１４１）の他方の入力端子にクロ
ックパルスＯＬＢを入力するとＡＮＤ回路の出力として
第７図に示すようにオーバーラツプのないパルス舒１＋
　’１ｔ　ＳＭｍ　’４・・・・・・ｇｍ−１゜ｇｍ−
２，ａｍ−ｘ、ｓｍ　　が得られる。従って、これらの
出力パルスのうち奇数列用パルスａｔ、ｇト・・・・・
９ｍ−□Ｉ、　１１１ｍ−１によってスイッチ素子群１
２０が順次オンになり、同様に偶数列用パルス１１２．
Δ４・・・・・・ａｍ−２，ｅｍ　　によってスイッチ
素子群１４Ｃ（図示しない）が順次オンになる。そうす
ると映像入力端子１０から入力された映倫信号が、信号
ライン７１ｓ７１・・・・・・ｙｍ−ｔ、ｙｍを通って
表示部へ印加される。さて、以上のように、第５図、第
６図に示す本発明の両便表示装置で、映倫を表示するこ
とが可情なわけであるが、ζζで、Ｙドライバ用クロッ
クパルスはＯＬム、ＯＬＢ共に、従来例のクロックパル
スの半分の周波むであるので、Ｙドラ４２部の消費電力
が半分になる。そして、Ｘドライバ、Ｙドライバを含め
た画ｇＩ表示装置の消費電力のほとんどはＹドラ４２部
で消費されるので、膠偉表示装置全体の消費電力が半分
になるのである。

第８図に本発明の他の実施例の丸めの周辺回路を示す。

すなわち、ＹドライバＡ用りロックパルスＣＬＡとＹド
ライバＢ用りロックパルスＯＬＢを、ある周期Ｔｏで交
互に供給して、ＹドライバムとＹドライバＢをある周ｊ
ｐｌ　Ｔ　ｏで交互に動作させて、消費電力をさらに半
分にするものである。

回路は、ある周期Ｔｏをもった反転用パルス−・の入力
端子１７を持ったＴタイプ−７リツプフロツプ（Ｔ−Ｆ
Ｆ）１４、ム）ＪＤ回路１８１Ｌ、１８１）カラ成り　
、一方ｏ　Ａ　Ｍ　Ｄ回路１８ａＫは、Ｔ−７７１６の
Ｑ出力−。Ａとクロック入力端子１９からのクロックパ
ルスＯＬが入力され他方のムＮＤ回路１８ｍ）には、Ｔ
−ＦＦ１６ｆ）Ｑ出力ｇ。Ｂとクロック入力端子２０か
らのクロックパルスＯＬが入力される。そして、ＡＮＤ
ｉ路１８ａの出力はクロックパルスＣＬＡとして、Ｙド
ライバＡ用クロックパルス入力端子１３に入力され、ム
ＮＤ回路１８ｔ）め出力はクロックパルスＯＬＥとして
、ＹドライバＢ用クロックパルス入力端子１５に入力さ
れる。そして、第８図の回路を用いた実施例に於てＩｄ
、、！ドライバム用シフトレジスタ１２ａのシリアルデ
ータ入力端子９ａと、ＹドライバＢ相シフトレジスタ１
４ａのシリアルデータ入力端子？ｂが接続され、端子９
ｂとシフトレジスタ１２ａの第１段出力Ｑ１は接続され
ない。

第９図に各部波形を示す。クロックパルスＯＬとＯＬは
周波数が従来例の半分で互いに位相が逆である。まず、
反転用パルスｅ０が入力されると、Ｔ−ＩＰの出力が反
転し、今１ｉ１ｏＡが１０＃→１１、′のＯＢが′″１
”→″″０”になったとすると、クロツクパルスＯＬＡ
のみが出力され、クロックパルスＣＬＢは停止状態とな
る。つまり、ＹドライバＡのみが動作し、ＹドライバＢ
は停止しているので、奇数列のみに映像信号が新たに印
加され、偶数列には新たな映像信号が印加されず、前に
書込まれた映像信号をそのまま保持している。そして、
ある期間Ｔｏ後に反転パルスｅ０が再び入力されると’
ｒ−ＦＷ　　の出力Ｑ、Ｑが反転し、こんどは、Ｙドラ
イバＡが停止ｊ、、ＹドライバＢが動作するので偶数列
のみに新らたな映倫信号が印加され、奇数列には新らた
ガ映像信号が印加されず、前に書き込まれた映像信号を
そのｔま保持している。ここである期間ＴＯを１フイー
ルドとした場合の映像信号の印加のされ方を第１０図（
６）に示す。第１０図（Ａ）中２１を奇数列、２２を偶
数列とすると、あるフィールドのときは奇数列２１のみ
に新らたな映像信号が書き込剪れ、次の、、フィールド
のときに偶数列２２のみに書き込まれる。つまり、行方
向に飛びこし走査が行なわれているのである。このより
な′ｉ作の場合、シリアルデータパルスＤは笥９図にけ
図示し７ていないが、−水平走査期間ごとに入力される
のけもちろんである。第１０図中）は、ある期間ＴＯを
一水平走査期間とｌ−九場合の例であり、あるフィール
ドのときは図中網目模様の画１にちどり模様状に新らた
外映像信号が書き込壕れ、次のフィールドには、図中ド
ツト模様の画素に新らたな映ｆＩ！信号が書き込１ｆ″
ｌる。第１０図（Ｃ）はある柑１間ＴＯを３水平走査期
間とした場合の例であり、動佐は同様なので省略する。

とこで、重要なのをよ、２フイールドつまり１フレーム
で全画素に新らたな映像信号が書き込まれるということ
であり、この事は、現在のテレビの列方向の飛びこし走
査のやり方と基本的には同じであり、画像のちらつきを
感じさせない方法でちる。従って、ある期間ＴＯは１，
１水平走査期間よりも長く、１フイールド以下である必
要がちる。このように動作させることにより前述した如
く、ＹドライバＡ。

ＹドライバＢのいずれか一方は完全に停止しているので
、クロックパルスの胛波数を半分にし、たことと合わせ
て、消費電力を３Ａまたは％にするととが出来、消費電
力が少々いという液晶の利点をさらに活かすことが可能
となる。

【図面の簡単な説明】

第１関は従来の画像表示部を示す醇価回路図、第２図は
従来の画像表示装置を示すブロック図、第３図は第２ｖ
に数社るＹドラ４２部を示す回路図、 第４回は従来の画像表示装置に於ける各部波形を示す説
明図、 第５図は本発明の面像表示装置を示すブロック図、 第６同社本発明のＹドラ４２部を示す回路図、第７図は
本発明の画像表示装置に於ける各部波形を示す鮒明図、 第８図は本発明の他の実施例に於ける周辺回路を示す回
路図、 第９［’ｌｉ本発明の他の実施例に於ける各部波形を示
す説明図、 第１０図に）、　（Ｂ）、　（０）はそれぞれ本発明の
他の実施例に於ける映像信号の書き込み方を模式的に示
す説明図である。 １　−・−−−−Ｍ　　Ｏ８？　Ｉｌｉ　　Ｔ２・・・
・・・信号蓄積用コンデンサ、３・・・・・・液晶セル
、　　　　４・・・・−・Ｘドライバ、５・・・・・・
クロック入力端子、 ６・・・・・・シリアルデータ入力端子、７・・・・・
・Ｙドライバ、　　　７ａ・・・シフトレジスタ、７ｂ
・・・スイッチ素子、　　８・・・・・・クロック入力
端９・・・・・・シリアルデータ　　　　子１入力端子
、 １０・・・映像信号入力端子、 １１・・・表示部、 １２・１４・・・Ｙドライバ、 １２ａ・・・シフトレジスタ、 １２１）・・・ＡＮＤ回路、 １２０スイツチ素子、 ９ａ、９ｔ）・・・シリアルデータ入力端子、１５・１
５・・・クロック入力端子、 １６・・・Ｔ−ＦＦ１　　１７・・・クロック入力端子
、１８ａｅ１８ｂ・ＡＮＤ回路、 １９・２０・・・クロック入力端子、 ２１・・・・・・奇数列画素、 ２２・・・・・・偶数列画素 である。 以　　上 出願人株式会社　第二精工舎 第１図 第３図 第４図 弔１０図（Ｂ） 第１ＯＵｉＵ（Ｃ）

Claims (2)

【特許請求の範囲】
1. （１）ガラス等の給線基板上に形成された半導体層、ま
   たは半導体基板上に、半導体スイッチ素子と信号ｒ憶素
   子を行列状に形成し、前記信号Ｆ憶索子と半導体スイッ
   チ素子の一方の端子をｗｉｔ。 てｉｌｉ素電椿とした表示パネルと、前記半導体スイッ
   チをオン・オフするための走査ライン駆動回路及び、各
   画素に映像信号を供給するための信号ライン駆動回路で
   構成される画像表示装置に於て、前記信号ライン駆動回
   路を、偶数列用駆動回路と奇数列用駆動回路の２つのブ
   ロックに分制し、偶数列用駆動回路と奇数列用駆動回路
   を炉位相のクロック信号で動作させる手段を有すること
   を特徴とする画像表示装置。
2. （２）　　前配偶数列用駆動回路と奇数列用駆動回路を
   所定の周期で交互に動作させるスイッチ手段を有するこ
   とを特徴とする特許請求の範囲第１項記載の画像表示装
   置。 （３Ｔ　　前記所定の周期は、１水子走査期間または１
   水子走査期間の整数倍であシ、１フイールド以下である
   ことを特徴とする特許請求の範囲第１項もしくは第２項
   記載の画像表示装置。