JPS5851508A - 半導体素子製造用治具 - Google Patents

半導体素子製造用治具

Info

Publication number
JPS5851508A
JPS5851508A JP15035681A JP15035681A JPS5851508A JP S5851508 A JPS5851508 A JP S5851508A JP 15035681 A JP15035681 A JP 15035681A JP 15035681 A JP15035681 A JP 15035681A JP S5851508 A JPS5851508 A JP S5851508A
Authority
JP
Japan
Prior art keywords
jig
polycrystal silicon
rate
boat
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15035681A
Other languages
English (en)
Inventor
Kenji Matsuda
賢治 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP15035681A priority Critical patent/JPS5851508A/ja
Publication of JPS5851508A publication Critical patent/JPS5851508A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子製造用治具に関する。
従来、半導体素子製造にはｓｉｏ！Ｉ、ｓｉｃ　　。
ム１８０３　などの化合物を材料とし九治具が頻繁に使
用されるが、これら化合物は弗酸等による腐蝕や化学気
相成長（以下ＣＶＤという）等の反応性雰囲気中での劣
化が激しく、特に微細加工を有する治具等は、極端にそ
の寿命が短かく、頻繁に更新せざるを得ない状況であり
た。このことを半導体ウェーハを装填する石英製ボート
について説明しよう。
第１図は従来の半導体ウェーハ装填用石英製ゲートの一
例の斜視図である。
石英製ボー）ＩＫは半導体ウェー八を安定に装填するた
めの溝２が多数設けられている。石英製ボートは、半導
体ウェーハの熱処理、不純物拡散などく用いられるが１
石英製ボートは清浄度を維持するために、定期的に弗酸
を主体圧する洗浄を行なう必要がある。しかしこの洗浄
の際に溝２が腐蝕され、４９％弗酸中では常温に於いて
約１μｍ／分の腐蝕が進行するため、延べ洗浄時間にし
て５０分〜１００分にて半導体ウェー八の支持が不確実
になるという欠点がありた。
本発明・は上記欠点を除去し１表面を多結晶゛シリコン
で被覆することによシ薬品に対する耐性を改善した半導
体素子製造用治具を提供するものである。
本発明の半導体素子製造用治具は、金属酸化物。
金属窒化物、金属炭化物等の化合物材料で作られた治具
本体と、前記治具本体表面に被覆された多結晶シリコン
層とを含んで構成される。
本発明の実施例について図面を用いて説明する。
第２図は本発明の一実施例の一部切欠き斜視図である。
石英製ボート１０表面に低圧化学気相成長法を用いて１
石英製ボー）１０表面に多結晶シリコン膜３を約１μｍ
の厚さに成長する。多結晶シリコン膜３の成長は１例え
ば別Ｈ４の流量を６０−７分。
Ｎ２の流量をａｏｏｃｃ、”分、これらのガス圧力を０
．６Ｔｏｒｒ、　　成長温度を６２００．成長時間１２
０分の条件で行う。
多結晶シリコンは弗酸ては殆んど腐蝕されないから、繰
返される洗浄に対しても溝２は相当の長期間に亘って初
期の形状が保持される。
上記実施例の説明は石英製ボートについて行ったが本発
明は石英に限定されず、アルきす、炭化珪素その他の化
合物材料にも適用でき、ｉたボートに限定されず、あら
ゆる半導体素子製造用治具に適用できるものである。
るのみならず、治具内部に含まれる不純物の表面への拡
散露出を抑え、治具表面の汚染を防ぐという効果もある
。被覆した多結晶表面を酸化して表面に８１０２層を形
成すると上記不純物拡散による汚染の抑制に一層効果が
ある。
以上詳細に説明したように１本発明によれば。
薬品による耐性を改善し、長期間に亘って初期の形状が
保持できる半導体素子製造用治具が得られるのでその効
果は大きい。
【図面の簡単な説明】
第１図は従来の半導体ウェーハ装填用石英製ボートの一
例の斜視図、第２図は本発明の一実施例の一部切欠き斜
視図である。 １・・・・・・石英製ボート、２・・・・・・溝、３・
・・・・・多結晶シリコン膜。

Claims (1)

    【特許請求の範囲】
  1. 金属酸化物、金属窒化物、金属炭化物等の化合物材料で
    作られた治具本体と、前記治具本体表面に被覆され九多
    結晶シリコン層とを含むことを特徴とする半導体素子製
    造用治具。
JP15035681A 1981-09-22 1981-09-22 半導体素子製造用治具 Pending JPS5851508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15035681A JPS5851508A (ja) 1981-09-22 1981-09-22 半導体素子製造用治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15035681A JPS5851508A (ja) 1981-09-22 1981-09-22 半導体素子製造用治具

Publications (1)

Publication Number Publication Date
JPS5851508A true JPS5851508A (ja) 1983-03-26

Family

ID=15495192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15035681A Pending JPS5851508A (ja) 1981-09-22 1981-09-22 半導体素子製造用治具

Country Status (1)

Country Link
JP (1) JPS5851508A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296711A (ja) * 1985-06-24 1986-12-27 モトロ−ラ・インコ−ポレ−テツド 固着しないボ−トを使用する半導体ウエハ処理方法
JPH0273625A (ja) * 1988-09-08 1990-03-13 Nec Corp 半導体装置の製造装置
JPH0238731U (ja) * 1988-09-07 1990-03-15
JPH0878349A (ja) * 1994-08-31 1996-03-22 Shinetsu Quartz Prod Co Ltd シリコンウエハ熱処理用組合せ治具とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296711A (ja) * 1985-06-24 1986-12-27 モトロ−ラ・インコ−ポレ−テツド 固着しないボ−トを使用する半導体ウエハ処理方法
JPH0317370B2 (ja) * 1985-06-24 1991-03-07 Motorola Inc
JPH0238731U (ja) * 1988-09-07 1990-03-15
JPH0273625A (ja) * 1988-09-08 1990-03-13 Nec Corp 半導体装置の製造装置
JPH0878349A (ja) * 1994-08-31 1996-03-22 Shinetsu Quartz Prod Co Ltd シリコンウエハ熱処理用組合せ治具とその製造方法

Similar Documents

Publication Publication Date Title
US7135417B2 (en) Method of forming a semiconductor device
US6092851A (en) Wafer carrier having both a rigid structure and resistance to corrosive environments
US7432186B2 (en) Method of surface treating substrates and method of manufacturing III-V compound semiconductors
JP3140068B2 (ja) クリーニング方法
US4855258A (en) Native oxide reduction for sealing nitride deposition
JPH07165410A (ja) シリコン表面からの自然酸化物のインシチュウ清浄化法
JPH0718011B2 (ja) ＳｉＯ２の付着方法
JP3190075B2 (ja) 半導体装置の製造方法
JPS5851508A (ja) 半導体素子製造用治具
US4238436A (en) Method of obtaining polycrystalline silicon
JPS5942451B2 (ja) ３−５族半導体化合物の拡散方法および拡散装置
US20070259530A1 (en) Method for producing a layer structure
US5023206A (en) Semiconductor device with adjacent non-oxide layers and the fabrication thereof
US9217209B2 (en) Methods for epitaxial silicon growth
JPH10242254A (ja) 半導体製造用治具
GB2183204A (en) Nitrogen trifluoride as an in-situ cleaning agent
US6806202B2 (en) Method of removing silicon oxide from a surface of a substrate
JPS63248157A (ja) 半導体装置の製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
US20040127068A1 (en) Semiconductor device fabrication method and semiconductor fabrication control method
JPH11283924A (ja) 半導体ウエハ製造方法
JPS6293950A (ja) ウエハの製造方法
JPS6339093B2 (ja)
US4271235A (en) Method of obtaining polycrystalline silicon and workpiece useful therein
US7514371B2 (en) Semiconductor substrate surface protection method