JPS58501485A - 半導体基板の領域間に電気接触部を形成する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体基板の領域と相互接続層との間に電気接触をなす方法に関する ０ 背景技術 半導体基板の電界効果トランジスタのソース及びドレイン領域のようなドープし た（又はドープド）領域とドーノド多結晶シリコン（以下、醪り　”　（ｐｏｌ ｙ　）と呼ぶ）相互接続層との間に電気接触をなすために用いることができる１ つの方法は能動領域を郭成するためのＬＯＣＯ８（ｌｏｃａｌ　ｏｘｉｄａｔｉ ｏｎ　ｏｆ　５ｉｌｉｃｏｎ　；シリコンの局部酸化）法の使用に続き、ケ゛− ト酸化物層の形成、基板を露出するための相当大きなコンタクト・カットの形成 、ポリ層の付着、処方された間隔に対するポリ層の郭成とエツチング、残留ケ゛ −ト酸化物の除去、ポリ及び露出した基板に対するド〜・マント又はドーピング 材の同時拡散などの各工程を含む。ポリ層と基板との間に接触又はコンタクトを 形成するための工程を含む代表的な前述の方法は米国特許第４．２６８，３２１ 号の第１４図乃至第１９図に描かれている。

この発明の好ましい実施例を説明するに際し、この発明による方法又はプロセス を以下パ前の方法（又はプロセス）　”　（ｆｏｒｍｅｒ　ｐｒｏｃｅｓｓ　） と呼ぶ上記の方法と対比し、比較するのが有用である。

発明の開示 この発明によると、この発明が提供する半導体基板の第１領域と相互接続層との 間に電気接触又はコンタクトをなす方法は前記基板に第２領域を郭成し、前記第 １領域に隣り合う前記第２領域を誘電層でカバーし、デプリーション・モード・ チャンネルを形成するに適切な濃度まで力見られた不純物形のドーパントで前記 郭成した第２領域をドーピングし、前記誘電層の区分又はセグメントを除去して 前記基板のセグメントを露出し、前記基板の前記区分を完全にカバーするようド ーピング可能な（ドー・やプル）相互接続層を形成し、前記基板の前記区分を露 出せずに前記ドーパプル相互接続層をエツチングし、前記与えられた不純物形の １゛−パントによシ前記基板の前記第１領域と前記相互接続層をドーピングする 各工程を含む方法を提供する。

この発明による方法の利益は、コンタクトの隣りの基板表面に対する損傷は誘電 層のおかげで避けることができるということである。この方法は自己整合ゲート 及びあまねく単一不純物形ポリを有する絶縁ゲート電界効果トランジスタ（ＩＧ ＦＥＴ）の製造に役立つものである。その上、この方法はそれによってポリ層、 ソース及びドレイン（Ｓ／Ｄ）領域、その他基板のいかなるコンダクティブ領域 でも同時：Ｉこドープする各工程のシーケンスを維持又は保留することが可能で ある。

上記の簡単な要約において説明した実施例はウエノ・の製造の初期に注入工程を 含む。その工程は企図したコンタクト・カットの領域を大体取囲む基板面に隣シ 合う寄生デプリーション・チャンネルを形成する。処理の後期で、パターン化し たホトレノストとシリコン基板を攻撃しないエツチング材（又は液）とを用い、 保護誘電層を通してコンタクト・カット（ｃｏｎｔａｃｔｃｕｔ　）が作られる 。これは下に横たわる基板表面のコンタクト・カットの領域を露出する。そこで 、第１のポリ層がウェハの上に付着される。ホトレジストのｉＰターニング（ｐ ａｔｔｅｒｎｉｎ）；　）とそれに続くポリ・エツチング・シーケンス中、コン タクト・カットにおいて露出した基板をカバーするポリはその１ま残シ、そこか られずかに隣シの誘電層に延びてそれとわずか重複する。このような方法で該カ ットにおける基板表面はポリによってマスクされることになるため、希望しない ポリ領域の除去に使用されるエツチング材で攻撃されない。さもなければ、その エツチング材は基板シリコンを容易に攻撃するなろう。後続する処理工程は露出 した誘電体を除去し、露出したポリ及び基板の領域にドープヤントを拡散する。

普通の処理中、ポリは誘電層がエツチングされるときに、エツチング材のマスク として作用する。この工ノチノグさノｔなか；）だ誘電体：は該露出したポリ及 び基板にズ・４するその後のドー・ξントの拡散中、ドーパント・バリー゛（障 壁）よして働く。それによって、コンタクト・カットを取囲む誘電体はド−・セ ントが直下の基板に達するのを防き゛、実際には、ポリ層をオーム的に減結合（ デカソー）ノ・）する。ポリ層は基板のドープド領域からコンタスト・カットを 通して接続される。しかし、この処理工程の初期に行ったイオンま人は寄生デブ リーンヨン形−７−八・ンネルの看在が埋められたコンタクトにより、コンタ− スト・カフ・トと直隣接する導電的にドープ０され／こ基板領域とコンタクト・ カットに発生Ｌ　／、二ｈ？すχ・４基％（ｐｏ）ｙ−ｔｏ−ｓｕｂｓｔｒ訂ｅ ）ノートンクンヨン′とｆ　４電的ｉ’ｉＺ　ｌ）ンクするのを保証する。通常 、この隣接する領ｉｔ　ｉｔ　ＩＧＦＥＴ　ノｓ７Ｔ電％テある。

ポリ相互接続電極を基板の４電性ドープド領域に結合′−４゛る寄４ｆ■ＧＦＥ Ｔはその電流搬送容量に限定されるが、導市領域ヵ′１ＩＧＦＥＴ　Ｃ）　８Ａ Ｊ領域であるときには、その領域（（）、活扱Ｃ）導７ｂ４的にドーコパされた ドープド領域の通路り【１山して同［Ｌ・■に乙・−クセース［す肯りである。

従っ・て、このＩＧＦＥ′ｌｌ”　Ｑ）　８Ａ）　市ｆＮ　ｌ−、Ｆ、　％　全 製造処理工程を”＞ｍＩＣ１，’ｉｖす、基板ｆ）−ｆｉ　Ｉ）ｊ破損を招くこ 、となく、基板の高電流ドーリＰｔ”　；＋１！路又：寸低宙流ポリ仕］ｑ接続 通路を介して直接接続−ンへく党カドＣきろ。こノ１ら及びぞの他のこの発明の 有４１１　；：面（（ｊ　ｌ゛〕、−ト（“）鉗、明（（−ある開示を理解する ことによって明確となる。

図面の簡単な説明 第１図乃至第５図は、ポリ層と基板の拡散領域との間ノコンタクトを製造するた めに用いる前のプロセス”の重要段階を概略的に例示するようＩＧＦＥＴ装置の 直角に切断した斜視図を含む。

第６図乃至第９図は、この発明の一実施例に従ってコンタクトを作成するための アプローチを概略的に例示し、た類似する１群の直角に切断した斜視図を含む。

第１Ｏ図は、上から児だときのコンタクト・カットの領域の相対的・Ｐターンを 概略的に例示した図である。

第１１図は、ここに開示した方法で製１ｆｆｉ　Ｌ、たポリ・コンタクトを持つ 完成したＩＧＦＥＴのための等価電子概略図を表わす。

第１２図は、第１１図のＩＧＦ″ＥＴのフリソノ・プロップ構造を概略描いた回 路図である・ 発明を実施するための最良の形態 ここに記載の実施例は、周知のシリコンの局部酸化、すなわちＩ、０ＣＯ８法を ）ｌ−１ｊ用して、し」−不純物ＩＰ′ｌＱり層と自己整合ケ゛−１・構造とを 持つ１ＧＦＥＴを製造する過程において、ポリ層とＩ　ＧＦＥＴの拡散ＳＩＤコ ンタクトとの間にコノタクトを形成するための方法（）゛ロセス）を開示ｔ　ル ｏ　”　前のノロセス”とこの実施例（）ζよるノロセスとの差異は個々：てそ のアプローチを考察１−た後でょ最初、”１ｉｔｉ　１７）ノロセス”とそのＩ ＧＦＥＴの性能の結果とを考察ｌ−よう。第１図、第２図、第３図及び第５図は ポリ層と基板との間のコンタクトの形成に特に興味ｏ　４’ｌ　心’装置いて、 ”　ｎｆＩのノ゛コセス″ニ従ってＺＧＦＥＴ　装炭の製造の重要な段階を要約 した図である。これらのし１は、直角な平面：（沿って切断し７た断面とともに 斜めにその構造を表わしｌ−ン１である。第１図は、特に能動領域の一角を表わ しｆ（ＬＯＧＯ８処、理の過程の１９の段階を・概略例示する。基板＝２の能動 領域（全体的に１で表わす）に１熱成長し、た二酸化シリコンのフィールド領域 （フィー　４ド酸化物）３に縁どられる。フィールド酸化物の１・に８戸及びチ ャンネ刀２・ストノー′９（図示してい、Ｓい）　−ｚ、　Ｈ没′ｉ１−するた Ｖ）・、イ）ｆオン注入は確立さＪＬンへｒ−ｏｃｏｓ力弐による処理方１太て フ０ロ十スの初期に行われた。二酸ｆト、７リコン（′ｒ゛−ト酸化物）のケ゛ −１−誘電層１（１能動領域１の露出した面をカバーする。

し＋７１’　ｌ’・く話；にセ〔、しで、各種層の相’ＺＪ　□□ｆ法がわふれ （、べ後杓°ピｒ−Ｚ）−長、：“（ＬＪ　ＯＩ惺のちｉ）ものを理解する助け に、全て、）かもしｔ”１．、　；、Ｓ：い６、Ｌう１１−１その点において、 各図は実際のＦ％￥　；？、を＆　ｉ）ずように各部が比例してはおらず、むし ろ−ぞｔｌら組織の全体的描写であり、連続する処理段階の結１長１で対する洞 察力を与えるにすぎないもので多帳３ということに注意するべきである。典型的 な実施例は約７００　Ｘのケ゛−ト酸化物層と、１．３，０ＯＯＸ厚の範囲に及 ぶフィールド酸化物と、各約４，０ＯＯＸ厚を持ち以下説明するポリ層とを含む 。

′前のプロセス″を特徴づける柱々の工程を理解するなかで、ある処理工程とＩ ＧＦＥＴの、を〕る構造物知織とは望ましいものである占いうことを見落すべき ではない。例えば、そのあるものはケ゛−ト電極と相互接続電極との両刀に対す るポリ層を同時に形成するブ゛「Ｉセスや、ケ゛−１−電極、相互接続電極、基 板の導電領域がｊ’１７１−不純物形で同時にドープさオ′することを保証する プロセスや、自己整合ケ゛−１・構造が形成される各工程のソーケンスを処方す るプロセスなどの開発を探求し７ている。これら多数の目的に適応するために、 “前のノロセス″はＩＧＦＥＴの意図したＳ、４）領域：′こ相当大きなコンタ クト°カットを描いている。第２図のアウトライン６で例示するカットの７＜？ ターンはホトレノストマスクと露出した二酸化シリコンを除去−するンケめの弗 化水素（ＨＦ　）酸のウェット・エツチングとを使用して従来方法で作成する。

酸化物エッチ、／グの、り１；５理期間＆−１，相当厚いフィールド酸化物３に 対し過度の侵透をなすことなく、基板表面の領域７を露出するべく明瞭に選ばれ る。

通常、ケ゛−ト酸化物領域の除去に使用されるＴ（Ｆ酸エツチング材は基板２の 表面７を攻撃せず、認めつるほどに反応を−ない。”前のプロセス″に個有な問 題は代表的に製造プロセスの次の工程、すなわちポリ層のデポジション又は付着 及びディフィニノンヨン又は郭成において現われる。

第３図の描写は従来のホトＩＪソゲラフ技術を使用して、デポノット（又は付着 ）され、・やターン化された後のポリ層を表わす。全体として領域１１と指定さ れたゲート電極ポリ層８のエツジ８ＡとＳ／Ｄ相互接続ポリ層９のエツジ９Ａと の間のギャップ又は分離の存在に注目しよう。それら２つの間のいかなる重複で もポリのドーピング後、ゲート対Ｓ／Ｄ短絡回路を発生して、しまうなろうこと は疑いなく明らかである。これら三者間を分離するギャップの代表的な寸法は４ ミクロンの範囲に存在する。同様に、ケ゛−ト酸化物４のエツジ４Ａとエツジ９ Ａとの間の領域１１における基板表面７の露出（ｅｘｐｏｓｕｒｅ　）に注意し よう。エツジ４Ａと９Ａとの間の典型的な分離は約１ミクロンであり、処紳装置 の精度によって大きな部分となるであろう。

領域１１における基板７の露出（ｅｘｐｏｓｕｒｅ　）はパ前のプロセス″によ って処理する場合は意図的である。

第４図は、もしポリ層９が領域１１でケ゛−ト酸化物層４に重複することが許さ れた場合の結果を例示する。

露出しているケ゛−ト酸化物、すなわち８又は９のようなポリ層でカバーされて いないケ゛−ト酸化物４は通常ｆ■Ｆ酸でエツチング除去される。これは次のド ーピング工程のために基板面を露出する。しかし、例えば、第４図の区分１２の ように、ポリ層でカバーされているゲート酸化物が幾分残されるなろう。そして 、不幸にも、ポリ層及び露出した基板がドーピングを受けたときに、ケ゛−ト酸 化物の区分１２はドーパント・バリヤ又は障壁として作用することになる。符号 的に’ｘｓ”として表わすド−・マント不純物は領域１３のケ゛−ト酸化物区分 １２を浸透せず、ドープド・コンタクト領域１４とドープドＳ／Ｄ領域１６との 間の導電路の形成を効果的に防止する。第４図はｎチャンネルＩ　ＧＦＥＴの環 境における問題を例示する。異なる深さの拡散的にドープしたドープド領域１４ 及び１６はドーパントを浸透する。ｌ　リ層９の効果を表わす。

第５図は、”前のプロセス″に従うときに主なＩ　ＧＦＥＴのＳ／Ｄ領域とポリ 相互接続との間のジャンクションの構造を例示する。すなわち、第３図の構造体 に続き、酸化物エツチング及び露出したポリと基板のドーピングが行われる。疑 いなく、ドーピングはイオン注入又は拡散プロセスのいずれかによって実行する ことができることがわかる。

前に注目したように、°゛前のプロセス′″は領域１］に１ミクロンの分離を残 すことによって、相互接続、Ｉ５りとダート酸化物との重複を特に避けるように している。しかし、露出した基板表面それ自体の処理は製造している主なＩ　Ｇ ＦＥＴの性能を減じる特性を招くことになる。大部分、これは８及び９のような 領域をパターニング中に、希望しないポリを除去するに使用されるカーボン・テ トラクロライド・ガス・プラズマ・エツチング材の影響のためである。この工” ソテング材又は０ エノテヤ／トは基板２の単結晶シリコンの有効なエツチング材でもある。従って 、電極及び相互接続のデフィニノションに対する希望しないポリの除去中に、第 ４図に例示した問題を避けながら、基板２０面７が変化する程度のエツチングを 受ける。そのようなエツチングによってひきおこされる表面７のくぼみ又は割れ 目などは暮々層の深さの公差、終点検出の正確さ及びオーバー・エツチングの要 求などに関するプロセス制限によって程度が悪化する。

これら基板表面の破損の影響は主なＩＧＦＥＴの電気的性能の劣化として後で現 われる。典型的な劣化は漏洩電流の超過、早い損壊及び他のジャンクション特性 の再生可能性（ｒｅｐｒｏｄｕｃｉｂｉｌｉｔｙ）の信頼性の喪失などを含む。

個有の容量特性を使用するデータの記憶及び高い回路インピーダンスに向う最近 の傾向と共に、ＩＧＦＥＴに対する性能の要求は漏洩電流の公差のよシ少ないも のを望んでいる。

以上説明したプロセスは多重ポリ層を持つ構造を包含するように拡張することも できる。例えば、第３図の構造体の上に他の誘電層を形成又はデポジット（ｄｅ ｐｏｓｉｔｉｎｇ　）　Ｌ、第２のポリ層をデポノットし、第２のポリ層をデフ ィニソション及びエツチングし、次にケ゛−ト酸化物層４と他の誘電体層の両方 を含むすべての露出した誘電体を除去する各工程を通して、その結果作られた構 造は多重ポリ層を持つものである。その後、慣習的方法で、ドーピング、金属化 、及び表面の受動性化の各工程を続ける。′前のプロセス”の単一ポリ層板も又 多重ポリ層板でも基板の表面に生じる破損を軽減するようにしていないというこ とを見落してはいけない。

ＩＧＦＥＴ及びその相互接続の製造に使用される前のプロセス″の基本的理解が 与えられたので、次に第１図に描いた開始構造体からこの発明による差異を展開 することによって、ここでこの発明の実施例に注意を集中しよう。その後、新プ ロセスに従って形成されたＩＣＥＦＴのその独特な特性を特に適応した典型的な 応用の状況について説明する。この実施例はダート電極とＳ／Ｄ相互接続電極の 両方の形成に使用される単一ポリ層を持つｎチャンネルＩＧＦＥＴの製造状況の 下で提供される。ドー・やントと誘電材料の変更可能性は疑いなく自明である。

同様に、多重ポリ層構造への実施例の拡張も又、前述の説明が与えられ、それに 従うことによって、当業者か容易に会得しうる範囲内にあるということを信じる ものである。

この発明の差異又は特徴を理解するために第１図に描いたＬＯＣＯ３形構造から 始まり、それに適用した種々のプロセスを考察する前のプロセス”　ハＩＧＦＥ Ｔ　又１ｔｉコンタクトの形を変更するように要求しないイオン注入工程をその 工程の初期に含んでいる。その第１はＩＧＦＥＴの閾値レベルを調節するように 作用し、その第２はどの主なＩ　ＧＦＥＴがエンハンスメントモート装置である へきか及びデプリーション・モード装置であるべきかを決定した。典型的に、第 １の注入は約４０ｋｅＶのエネルギ及び全ウェハの上に４．３Ｘ１０　ｃｍ　の ドーズ量を持つボロン・イオンを含んでいた。この総括的な注入に続き、後でデ プリーション・モードで動作させるへきであるこのＩＧＦＥＴ装置のチャンネル 領域を除くすべてをマスクして、約１４０　ｋｅＶのエネルギ及び１，３Ｘ１０ 　鑞　の範囲のドーズ量を持つ燐イオンが注入された。′前のプロセス″による と、このデゾリーシ１ン注入中＼エンハンスメント・モード装置の能動領域は完 全にホトレジストでマスクされた。デプリーションＩＧＦＥＴのケ゛−ト領域に 対する注入は前に紹介したボロン・ドーピング効果を克服するために十分大であ った０ ここに開示したプロセスの第１の大きな°前のプロセス″からの離脱は後者で説 明したデプリーンヨン注入玉稈の直ｒ：ｉＴで行われる。完全にマスクする代シ に、エンハンスメント・モードＩＧＦＥＴのＳ／Ｄ領域の選ばれた領域が燐イオ ンにさらされ（ｅｘｐｏｓｅ　）で注入される。

エンハンスメント・モード装置のために、好ましくは注入にさらされる領域は、 そこで、ｊ？　ＩＪ相互接続と基板とが結合されるべき領域を越えて延長される べきであるが、ＩＧＦＥＴ固有の部分を後で構成するようないかなる領域にも壕 だ延長されるべきではない。ｎチャンネル・エンハンスメント・モードＩＧＦＥ Ｔの実施のために、イオン注入マスクを通して露出又は露光される領域は第６図 の点線１７で表わされる。ｎ形燐イオンでドープされる軽いデプリーションはド ツト１８で表わした。

デプリーション・モード装置の能動領域は閾値電圧の要求に適合するように完全 に露光又は仕立ることかできる。

ところが、第２図の前のプロセス″の酸化物層４を通したコンタクト・カットは 基板面にポリ相互接続を結合するように意図するコンタクト領域より大きい基板 面領域７を露光するよう考えたが、この発明の実施例によるコンタクト・カット は相当に小さい。意図的に、マスキング及びＨＦ酸エソテング工程は、ポリがパ ターン化された後、ポリ相互接続２１でカバーされて残る範囲が十分に小さい寸 法の基板面領域１９たけを露光する。第８図を見ると、この時点で、又第１０図 に描いたようなレイアウトの平面図を参照するのが有益であるかもしれない。第 １０図で注目することは、この実施例はそれ自体注入領域より小さいポリ相互接 続領域より更に小さいコンタクト・カット領域を提供する。この注入は、残留二 酸化シリコン層４の除去に使用されるエツチング材が単結晶シリコンを攻撃しな いということを思い出すと、更に明らかとなる。

第８図に例示した構造体はまずデＩノット又は付着され、マスクされて後エツチ ングされて、要求した相互接続及びケ゛−１・電極ノＰターンを作成した単一ポ リ層の存在を表わす。コンタクト２２の領域の相互接続ポリ２］はケ゛−ト酸化 物４に完全に重複して、希望しないポリの除去に使用されるクーボ゛ン・テトラ クロライド・ガス・プラズマ・エツチングが基板２の表面１９に達するのを防止 する。従って、表面破損が生じない。

燐イオン１８が注入された領域外にポリを残すことが可能であるが、最大に上動 なチャンネル幅を作成するという観点から、能動領域のほとんどすべての相互接 続ポリ２１が注入領域内に入るのが好ましい。再び第１０図を参照する。

“前のプロセス″′同様、すべての露出または露光した酸化物はＨＦ酸エツチン グによって除去される。その後、燐のｎ形ドー・やントが露出したポリ及び基板 に拡散される。その結果を第９図に表わす。

ＩＧＦＥＴの拡散Ｓ／Ｄ領域＋Ｌ′：Ｌポリ相互接続電極から物理的に分離され るということが第９図の構造体からも完全に明らかである。し、かじ、この場合 、全体的に２３で指定した電気的に導電性の（ｃｏｎｄｕｃｔｉｖｅ　）寄生デ シリージョン・チャンネルを通して前記三者が結合される。燐ドー・マントは再 び酸化物層２４を通して拡散しなかったが、“前のゾロセス″の基本シーケンス から大きく離れることなく用いられたこのプロセスの初期の適時な注入はチャン ネル２３を介して電気的に導電性の接続を形成する。寄生チャンネル及びその他 デプリーンヨン・モードＩＧＦＥＴは同時に注入されたので、該チャンネルは不 純物の普通のドーズ量に相当する典型的な一３■閾値を提示する。

第１１図は、第９図に表わした構造のだめの等価電気回路を表わす概略図である 。ノード２６は第８図のポリ相互接続電極に相当する。寄生デプリーションＴＧ ＦＥＴ　２７は第９図の寄生チャンネル２３を表わす。

ノード２９は参照番号２８で指定する主なＩＧＦＥＴのＳ／Ｄ電極を表わす。ノ ード３０は第９図のポリ、ケ・−上電極に相当する。ノード３１で表わしたＩＧ ＦＥＴ　２８のためのもう一方のＳ／Ｄ電極は好廿しくは基板の拡散領域を構成 する。この時点で疑いなく、２７のような他方の寄生ＩＧＦＥＴは、もしそのＳ ／Ｄ領域が前述のような方法で結合されたならば、３］において作られるという ことは誰れも認めるであろう。この形式の多能性はＩＣ設計者が回路レイアウト 及び装置の作用を処方する際に大きな自由範囲を提供することになる。

ある寄生デプリーション・チャンイ・ルはそれらの電流搬送容量に制限があると いうことが認められるので少くとも回路構造のあるかかわり合いについて考慮す るべき価値がある。どのように低い電流の供給でも一般に適合しつるものである が、寄生チャンネルを通して結合する相互接続ポリの使用はＩ　ＧＦＥＴケ゛− 上電極の負荷特性と特に両立性がある。

これを心に置いて、第１２図に概略的に例示したンリノグ・フロツノ回路を考察 しよう。回路の種々電気的ノードは、又夫々基板自体に拡散され（Ｄｉｆｆｕｓ ｅｄ　）、又は多分７４：入された導電路と、ポリ（ヱ０１ｙ）導電路とを表示 する符号り及びＰを用いてマークし、た。典型的に使用される方法で、電蝕電圧 Ｖ及び接地電位が基板内の同様にｌ゛−グした導電路を介して接続される。抵抗 ３２　、　：３：３は、相互接続ポリのドーズ計より相当少いドーピングの範囲 で、選択的にドープしたポリのセグメントであるのが好ましい。

主なＩＧＦＥＴ　３４　、３６は周囲の点線３７．３８内に随伴する寄’４＝デ ノリーンコンＩＧＦＥＴと共に表わすことかで゛きど）。例えば、主なＩＧＦＥ Ｔ　３４の拡散Ｓ／Ｄ’＠極は、寄生ＴＧＦＥＴ　４１　、−１２を通して別の 組の相互接続ポリ電極に電気的に結合される。それら相互接続ポリ電極自体夫々 主なＩＧＦＥＴ　３６のケ゛−ト電、極及び抵抗３２に７１する接縮−を導く。

ポリ及び拡散電極レベルの両方に才、・ける結合の一般的両立性に注目しよう。

ここに説明し／、−フリ２・−１０・フロ２７０回路の構造は好１１〜い動作条 １４［の１・−で、匡ゴ１路に１けプロセスの複稚さについて犠牲を強いること なく、ここに説明したプロセスを形成するコンタクトの完や−を利益を享受する ことができるということは疑いもなく明らかでちる。

Ｓ／Ｄ領域に７・１して相互接続ポリ電極を結合するだめの寄生デノリーら１ン ＩＧＦＥＴの使用は小さな電流負荷に制限されるのが好まし、いが、この制限は 第１に考えなけわばならない程厳格（・二近いものではない。注入された燐イオ ンの濃度はチャンネルの電流搬送容量を一トげるように増加することができると いうことを認識できることは疑問がない。しかし、主に、好ましいプロセスは有 効に大きな幅対長さ比を持つ寄生ナヤンネハを創生ずるＪでいうことに注目する べきて′ある。第１０図の投影３９によって表わしたチ＼・ノネルＩｄコンタク ト・カット領域をＳ／Ｄ領域に結合−Ｊ−るための３つの連続側部を含む。故に 、コンタクト・カット領域はほとんどＳ／Ｄ領域によって包囲されている。と− の高い幅対長さ比は大きな電流搬送容量を提供する。ここに示したチャンネルの 形は、斗に例示であるから、疑いなく、注入領域同様、コンタ、クト・カッ［・ 及びＳ／′Ｄ領域は形状を変えて有効な電気特性のチ・、ノネルに震央すること ができるというととがわかる。

ここに説明１．た実施例のために企図し、た変Ｔヒのなかにても材料及びドーパ ントのかたちが異なるゾロセスがある。その土１．准でもが訂ユめるように、こ こに例示し７た構造はポリ相互接続層とＩＧＦＥＴ　Ｌ′ＤＳ／Ｄ電極との［］ ４１の接続以外の使用の；化めにも適応性がある。例えば、第９図のＳ／Ｄ電極 として説明したドープド領域は基板層の導電路としても等しく良好にイ／［用さ せることができる。

企図した実施例に加える他の太施例としては、第１のポリ層を第２のポリ層から 分離する第２の誘電層が第１のポリ層のパターン化の後に形成さＪするようなプ ロセスに７４シても前述のプロセスを拡張することができる。第２の誘電層は第 ２のポリ層の７２ターンのエツチング中、バリヤとして働く。単一ポリ層のプロ セスについてもそうであったように、露出した誘電体は多重ポリ層と基板とが同 時にドープされる前に除去される。この実施例の他の形式の実施：・二おける第 ２の誘電層は二酸化、／リコン及び窒化シリコンのような積層した材料の複合層 （ｃｏｍｐｏｓｉｔｅ）である。このゾロ→ニス工程の精製は共通の一フェノ・ にＭＮＯ８装置とＩＧＦＥＴとの両方の形成に両立可能な製造／−ダンスにも導 入しつるものである。

２４ ’−ｆ／ＬＦ 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １　第１領域（Ｓ／Ｄ　）に隣υ合い誘電体層（４）でカバーされた第２領域（ １７）を半導体基板（２）に郭成し、デノリーション・モード・チャンネル（２ ３）を形成するに適切な濃度に与えられた不純物形のドーパントで該郭成した第 ２領域（１７）をドーピングし、前記誘電体層（４）の区分を除去して前記基板 （２）の区分（１つ）を露出し、前記基板の前記区分（１９）を完全にカバーす るよう１゛−・モブル相互接続層（２１）を形成し２、前記基板の前記区分（］ ９）を露出することなく前記ドーパプル相互接続層（２１）をエツチングし７、 前記基板の前記第１領域（Ｓ／Ｄ　）と前記相互接続層（２１）を前記与えられ た不純物形のドーパントでドー　１！ングする各工程を含み、相互接続層（２１ ）と半導体基板（２）の第１領域（Ｓ／Ｄ　）との間に電気コンタクトを形成す る方法。 ２　前記誘電体層（４）は前記与えられた不純物形のドー・り／トに対し、及び 前記ドーパプル相互接続層（２Ｊ）のエツチング材に対する相対的バリヤである 請求の範囲１項記載の方法。 ３　Ｍ記第］領域は絶縁ケ゛−ト電界効果トランジスタのソース及びドレイン領 域を規定する請求の範囲２項記載の方法。 ４　前記基板（２）及び前記ドー／−、Ｏプル相互接続層（２１）はシリコンで 形成され、前記誘電体層（４）は二酸化シリコンで形成される請求の範囲３項記 載の方法。 ５　前記与えられた不純物形はｎ形である請求の範囲４項記載の方法。 ６　前記規定された第２領域（］７）をト°−ピングする前記工程は前記力えら れた不純物形のＩｏ−・Ｐントのイオン注入によって達成される請求の範囲１項 記載の方法。 ７　前記ドーパプル相互接続層（２１）をエツチングする前記工程は、第２の誘 電体層を形成し、第２のドー・９プル相互接続層を形成し、前記第２の誘電体層 をエツチング材に対する相対的バリヤとして用いて前記第２のドーパプル相互接 続層をエツチングし、前記誘電体層（４）と前記第２の誘電体層の残留領域を除 去してドーパプル相互接続層と前記基板（２）の領域とを露出し、前記相互接続 層（２１）の露出した領域と、前記第２の相互接続層と前記基板（２）の前記露 出した領域とを前記与えられた不純物形のド−２・々ントで１−”−ピノダする 各−［程を含める請求の範囲１項記載の方法。 ８　前記誘電体層（４）と前記第２の誘電体層とは前記与えられた不純物形のド ーパントに対し、前記相互接続層（２１）及び前記第２の相互接続層の夫々のエ ツチング材に対する相対的バリヤである請求の範囲７項記載の方法。 ９　前記基板（２）と前記ドー・Ｐプル相互接続層と前記第２のドー・ぐグル相 互接続層とはシリコンで形成され、前記第２の誘電体層は二酸化シリコン及び窒 化シリコン層を含む請求の範囲８項記載の方法。 １０　前記第］の誘電体層（４）の該除去される区分は、前記基板の前記露出し た区分（１９）が前記第１領域（Ｓ／Ｄ　）で大体包囲されるように形成された 請求の範囲１項、２項、３項、４項、５項、６項、７項、８項又は９項記載の方 法。