JPS58500506A - ビデオ信号分析器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ビデオ信号分析器 この発明は、ビデオ信号分析装置に関するものであり、特にビデオ信号の信号内 容を信号の変移を基礎として分析するためのアナログおよびデジタシ装置に関す るものビデオ信号を処理するとき、信号をその内容に則して適宜処理することが できるように、その信号の内容についての情報をもっていることが望ましい場合 がしばしばある。有効な情報を与えることのできる１つの特性はビデオ信号の変 移特性である。変移の割合あるいは高周波内容、および所定のビデオ信号期間中 の変移の数は、いずれも信号を適宜処理するために使用することのできる情報を 提供することができる。例えば、多くの異った周波数の変移がランダムに発生す ると、ビデオ信号中に高い雑音成分の存在を指示することができ、これは雑音パ ルスを除去あるいは減少させるために処理回路をトリガすることができる。特定 周波数の変移がくり返し発生すると、テレビジョン受像機中で強い隣接チャンネ Ｖの信号によって発生される干渉ビートの存在を指示し、その検出された信号は 隣接チャンネルの信号を減衰させるだめの回路を付勢するために使用される。ビ デオ・フィールド中に多くの変移が発生し、幾つかのフィールド中の多くの変移 が値の狭い頓囲内に含まれている場合は、非常に細かい場面の内容をもった信号 を指示し、また信号強調あるいは信号ピーキング回路を付勢することができる。

フィールド中の少数の変移は、補足的な意味でピーキング回路を付勢することが できる。従って、ビデオ信号中の変移の数↑形式に関して情報が得られるときは 、各種の応答が可能である。

この発明の原理に従って、ビデオ信号に応答し、そのビデオ信号の発生を表わす 位置変調されたパルス列を発生するだめの装置が提供される。特に、トランスパ ーサＩし・フイルタはビデオ信号に応答し、分析されるべき所定の周波数帯ある いは複数の周波数帯にわたってビデオ信号の微分されたレプリカを生成する。従 って、トランスバーサル・フィルタの出力は、分析されるべき周波数帯あるいは 複数の周波数帯を占めるビデオ信号の過渡的情報を含んでいる。次いで、正、負 あるいはその両方の極性の変移を表わす信号は所定の閾値と比較される。閾値を 超過する信号の変移はパルスに変換され、それによって所望の極性あるいは複数 の極性の重要な変移を代表するパルス列を発生する。次いでそのパルス列は分析 さ処理すべきかを決定する。

この発明の好ましい実施例では、トランスバーサル・フイルタの伝送特性は適宜 選定される。正、負あるいは両極性の変移はパルス列によって表わされる。また 、変移が比較される閾値は、パフレス列によって表わされる変移の種類および数 を制御するだめに変化される。

図において１ 、　第１図はこの発明の原理に従って構成されたアナログ・ビデオ信号変移検出 器をブロック・ダイヤグラムの形式で示し、・ 第２図および第３図は第１図の構成の動作を説明する波形を示し、 第４図はこの発明の原理に従って構成されたデジタル・ビデオ信号変移検出器を ブロック・ダイヤグづムの形式で示し、 第５図は第４図の構成のデジタル・トランスバーサル・フィルタの代表的、な伝 送特性を示し、第６図はこの発明の原理に従って構成さ五た適応型信号処理料、 御信号を生成するだめの装置をブロック・ダイヤグラムの形式で示し、　、　− 第７図はビデオ信号の期間を決定するために第６図の構成で使用するのに適した 構成をブロック・ダイヤグラムの形式で示し、 第８図は第７図の構成の動作を説明するために有効な波形を示し、 第９図はビデオ信号中の所定周波数帯の信号成分の存在を決定するために第６図 の構成と組合わせて使用するのに適した構成をブロック・ダイヤグラムの形式で 示し、第１Ｏ図は第９図の構成の動作を説明するのに有効な波形を示す。

第１図には、この発明の原理に従って構成されたアナ゛ログ・ビデオ信号変移検 出器がブロックの形で示されている。第２ａ図に示されているようなベーユバ、 ト、１デオ信号が、遅延素子６２と比較器６４とを含むトワ。

スバーサｌし・フィルタ６０の入力に供給される。一般には遅延素子６２は、比 較器６４の１つの入力におケル入力信号に対して約２５０ナノ秒■遅延全学え、 トランスバーサル・フィルタに約２ＭＨｚテヒークが生ずる応答特性を与える。

それによってトランスパーｆｔｖ　、７　イ、、５は第２ｂ図に例示するように 、高岡ｌＢＩ変移情報を通過すせる微分器の形態で動作する。もし両方の変移の 極性ヲ利用することが望まれる場合には、変移情報を第、。図に示されるような 共通の極性に変換するためにｉ性規格ｆヒ回路７０が使用される。次イテこの変 移情報はりょ。

／クリッパ８０に供給され、このリミタ／クリッパ８゜は変移情報を第２ｄ図に 示すような一連のパルユニ変換する。所定の大きさ以上の変移を選択するために 閾値今生器８２が使用され、それによって第２Ｑ　図（Ｄ　（Ｊｌ　Ｍ　ｖ　＜ ルＶＴによって示すように検出器の感度を制御スル。第、図の変移検出器の出力 に発生するパルス列は、入カビアオ信号の変移の発生時を表わすパルスからなる ものト見ることができる。

第１図の変移検出器は、ビデオ信号の水平線。変移情報を訃続的に処理するだめ に使用することカテキ、。オＶ　Ｏり”ｙ〕から写し取られたビデオ信号の典型 的な走査線期間が第３ローに示されている０第３図（ａ）　Ｏ信号ハ、明および 暗を表わす信号の変ｆヒするレベＶからＯ多数の変移から成っていることが判る 。この信号が第１図のトランスパーサｌし・フィルタ６ｏによって処理サレルト 、正および負の変移は第３図ｆｂ）に示すように比較的安定した直流レベｌしを 基準とした形にされる。極性規格化回路７０が例えば正の変移情報のみを通過さ せるように制御される場合は、正の変移がＩＪ　ミグ／クリッパ８０に供給され て第３図（Ｑ）に示すようなパフレス列を発生し、このパルス列は第３図（ａ） のビデオ信号の正の変移の発生時点を示している。

この発明の原理に従って構成されたデジタル・ビデオ信号変移検出器が第４図に ？ＩＪ示されている。第３図（に）に示されているようなベースバンド・ビデオ 信号がアナログ丁デジタｌし変換器１４の入力に供給される。アナログ−デジタ ル変換器１４は、処理されるべき信号のナイキストの基準を満足する率をもった クロック信号に応答して連続的にビデオ信号をサンプルする。この例では、１４ ．３２ＭＨｚのクロック信号はＮＴＳＣカラー副搬送波の４倍の周波数である。

アナログ−デジタル変換器１４の出力に８ビット語（Ａ７・・・・・Ａｏ）の形 式のデジタル・サンプルが発生する。

アナログ−デジタル変換器１４の８木の出力線は２個の加算器６２および６４の ８個の′Ａ′入方、および８個の遅延線シフト・レジスタに結合されており、８ 個の遅延線シフト・レジスタのうちの４個が第４図に示されている（シフト・レ ジスタ２２，２４．２６およヒ２８）。

デジタｌし信号情報は１４・：！Ｉ　２　ＭＨｚのクロックによってシフト・レ ジスタを通してクロック制御され、各レジスタの４個の出力に現われる。このよ うにしてシフト・レジスタハ、ソれらの出力にｌクロック・サイケｌし、２〆ク ロツク・サイクル、３クロツク・サイケｌしおよび４クロツク・サイクルづつ遅 延されたデジタル信号情報を発生スる。各シフト・レジスタの１つの出力が４つ のうちの１つを選択するスイッチ３２．３４．３６おヨヒ３８によって選択され 、インバータ５２．５４，５６、および５８によって加算器６２および６４の各 ′Ｂ′入力に結合される。４つのうちの１つを選択するスイッチ３２．３４．３ ６、および３８は、（第６図で説明することになっている）マイクロプロセッサ のような外部制御信号源から制御線路４２および４４によって供給される信号に よって制御される。加算器６４のキャリイーアウト出力はＣ４は加算器６２のキ ャリイーイン人力Ｃｏに結合され、加算器６２のキャリイーアウト出力Ｃ４は加 算器６４のキャリイーイン入力Ｇｏに結合されている。加算器６２および６４は 、それらの出力Σ、・・・・・Σ。に遅延信号および非遅延信号の８ビット和信 号を発生する。

加算器６２および６４の出力は、排他的オア・ゲート列７０の排他的オア・ゲー ト７１乃至７８の各入力に結合さｎている。各排他的オア・ゲートの第２の入力 にはインバータ６６を経て加算器６２からの反転されたギヤ１１イーアウト信号 が供給される。排他的オア・ゲート７１乃至７８の出力はデジタｌし比較器８０ の′Ｂ・′入力に結合されている。比較器８０の′Ａ′入力には、マイクロプロ セッサのような外部信号源からデジタル閾値が供給される。比較器８０は、１４ ．３２ＭＨ２のクロックによってクロック制御され、その＃Ｂｌｌ入力における 信号情報語の値がその′Ａ′入力における閾値を超過すると、そのＢ）Ａ出力に パルス幅を発生する。

シフトレジスタ２２乃至２日、４つのうちの１つを選択するスイッチ３２乃至３ ８、インバータ５２乃至５８、および加算器６２乃至６４は全体でアナログーデ ジタｌし変換器１４によって供給されるデジタｌし・ビデオ信号情報に対する適 応性トランスパーサｌし・フイルタを構成している。トランスパーサル・フイル タは第５図の曲線９０によって示されるような応答特性を示す。こ！で、τはシ フトレジスタ、選択スイッチ、およびインバータ５２乃至５８によって与えられ る総合遅延である。最大および最少の信号減衰を示す周波数／ｒ、および４．は 、線路４２および４４上の遅延選択信号によって決定される。

例えば、線路４２および４４上の信号によって４つのうちの１つを選択するスイ ッチ３２乃至３８が、シフトレジスタ段τ４の出力を加算器に結合すると、最大 信号減衰周波数は／２７９ナノ秒、すなわち３．５８ＭＨｚとなり、この周波数 はＮＴＳＣ方式におけるカラー副搬送波周波数である。従って、トランスバーサ ル・フィルタハＮＴＳＣテレビジョン信号のうちのクロミナンス情報を減衰し、 カラー副搬送波を中心として配置されたＮＴＳＣ：信号の比較的高い周波数のル ミナンス情報を通過させる。

線路４０および４２上の信号が変化すると、異ったシフトレジスタの出力が選択 され、トランスｌ＜　−ｆ　＆　−フィルタに異った減衰特性を与える。例えば 、シフトレジスタ段τ３が選択されると、フイＶり特性は約４　、　’７　’７ 　ＭＨｚで最大の減衰を与え、約２．３８ＭＨｚでピークを与えるようになる。

この特性は、例えばＮＴＳＣ信号の高周波雑音特性を分析するのに有効である。

もしシフトレジスタ段τ２の出力が選択されると、フイＶり特性は３．５８ＭＨ ｚでピークとなシ、分析するためにＮＴＳＣ信号のクロミナンス変移情報を通過 させる。

第４図の実施例中で使用されるデジタル記号中、加算器６２からの論理′ｌ′キ ャリイーアウト信号が′正′加算を示すために使用され、論理′０′が′負′加 算を示すために使用されている。トランスパーサｌし・フィルタのインバータが ２乃至５８は、加算器の入力における遅延された信号情報の１の補数をとる。高 次ビット加算器６２のキャリイーアウト信号Ｃ４は正信号値に対して論理″１″ であり、加算器のルック・アヘッド能力によってこの論理′ｌ′の値は低次ビッ ト加算器６４に導入されて、その加算器の′Ｂ′入力に信号情報の２の補数を発 生させる。この２の補数は正の・加算値に対して加算器の出力において非遅延情 報から遅延信号情報の減算を行なう。

加算器の出力信号が正の値をもっているときは、加算器６２の論理′１′キャリ イーアウ上はインバー夛６６によって反転されて排他的オア・ゲート７１乃至７ ８に供給される。そこで、排他的オアーゲートは正の信号値を修正するこ走なく 比較器８．０に通過させる。しかしながら、もし加算器の出力信号が負であれば 、加算器６２の０４の出力は論理Ｏであり、これは、０のキャリイーインＣｏを 加算器６４に供給し、さらに論理′ｌ′として反転された形で排他的オア・ゲー トに供給される。そこで排他的オア・ゲートは加算器と比較諸表の間の信号値を 反転、あるいは１の補数をとり、加算器の出力信号を選定されたデジタル表示の 全て′正′の値に規格化する。

比較器８０は信号値を閾値と比較し、信号の変移が外部信号源によって与えられ る閾値を超過すると、実質的に一定の持続時間を・もったパルスを発生する。比 較器のパルスは、比較器のクロッキングによる一様なパルス幅を呈する。実行さ れる分析の形式に従って変移検出器の感度を変更するために閾値を調整すること ができる。例えば、所定の閾値でもし殆んど閾値情報が検出されなければ、閾値 を引下げて所定の入力信号に対して比較器８０によってより多くのパルスを発生 させるようにすることができる。それによって、より小さな変移を検出すること ・ができる。

第６図は、ルミナンス・チャンネＩし用のピーキング制御信号およびテレビジョ ン受像機のチューナあるいは中間周波回路用の干渉減少制御信号を発生させるた めにこの発明の変移検出器を使用した構成を示している。例えば、テレビジョン 受像機中のビデオ信号検波器からなるビデオ信号源ｌＯがアナログ−デジタル変 換器１２の入力ニヘースバンド・ビデオ信号を供給する。７−フーロクーｙ’　 シタｔし変換器１２は、デジタル閾値されたビデオ信号ノ制御線路４６上の信号 によって付勢されると、このデジタル化された信号のサンプルをデジタル変移検 出器の入力に通過させる。ゲー）２０は、例えばゲートの並列配列あるいはフリ ップ−フロップ・レジスタからなるものでよい。

デジタル変移検出器３ｏは、位置変調された変移を表わすハｔｖス列を発生し、 このパルス列はカウンタ３２に供給される。カウンタ３２の累加計数値はマイク ロプロセッサ４０　″ の入力に供給される。マイクロプロセッサ４ｏは命令を実行し、まだ入力Ｔφに おける合成ビデオ同期信号の受信によってビデオ信号と、クロック・サイクルの スキップ技術によって入力Ｔ１におけるビデオ水平同期信号にロックされた位相 ロックド・ループ回路４２がらのクロック信号とに位相および周波数が同期して 動作を行なうように・構成されている。このような方法のマイクロプロセッサの 動作については、１９８１年７月６日付で１ビデオ信号と同期してマイクロプロ セッサを動作させるだめの方法および装置」という名称の小生の米国特許出願第 ２８０．４’７５号中に詳細に説明されている。マイクロブセッサ４０はデジタ ル−アナログ変換器４４を経てマルチプレク＋−，−，，５０に出力信号を供給 する。マルチプレクサ５０は線路４８上のマイクロプロセッサの信号によって制 御されて、その２つの出方にアナログ・ピーキングおよび干渉減少電圧を発生す る。マイクロプロセッサ４゜はまだ導体４６上にゲー）２０用の付勢信号を供給 し、線路４２および４４上の遅延選択信号、変化検出器３゜用のデジタル閾値、 およびカウンタ３２用のリセット信号を供給する。

動作において、マイクロプロセッサ４ｏは、ビデオ・フィールドのある部分の間 、ビデオ信号がサンプルされるようにゲート２ｏを閉じる。例えば、ゲート２ｏ は、各フィールドの実際のビデオ（垂直走査）部分の線を供給するように制御さ れる。変移検出器３ｏは信号変移を表ｂｆパルス列を発失し、このパルスはカウ ンタ３２によって計数される。実際のビデオ期間の終りにおいてゲート２０は開 かれ、カウンタの計数はマイクロプロセッサに読込まれる。次いでカウンタ３２ は、次の実際のビデオ期間の準備をするためにマイクロプロセラｆによってリセ ットされる。

・多数のフィー７レドがサンプルされ、そしてその変移が計数された後、マイク ロプロセッサは蓄積された計数のの合計を決定する。もし場面の細部が比較的高 ければ、マイクロプロセッサは画面をデピークすなわち軟かくするためにピーキ ング制御電圧を変化させる。もし場酌の雌部が比較的低ければ、マイクロプロセ ッサは画面のピークを引上げるためにピーキング制御電圧を変化させる。

マイクロプロセッサによって発生されたピーキング制御電圧は、その制御電圧が 逓部された後、テレビジョン受像機のマｌレチプレクサあるいはピーキング回路 中のサンプルおよび保持回路によって保持される。

場面中に非常に多数の変移が検出されるということはまたビデオ信号が雑音によ って汚染されていることを表わす。従って、画面が軟かいときはインパルス性雑 音は殆んど目立たないので、デピーキングは高い変移の計数に対する適正な応答 になる。

雑音による汚染をより正しく決定するために、マイクロプロセッサ４ｏはまた垂 直消去（垂直帰線）期間の一部の期間中ゲート２０を閉じることができる。もし 画面に雑音が無ければ、垂直帰線期間の同期パルス間で変移は全く検出されない 。カウンタ３２はこれらの同期パルス間の変移を計数する。低い計数値は比較的 雑音のない信号を表わし、これは画面中の雑音の影響をオフセットするためのデ ピーキングは必要でないことを示している。

しかしながら、もし垂直帰線期間中の変移の計数値が高ければ、ビデオ信号はイ ンパルス雑音によって最も汚染されている可能性があり、画面を軟化すること、 あるいはインパＩレス雑音打消Ｗ鶏回路を付勢することが適切な応答である。

成は、ビデオ信号中に干渉ビート信号を待ち受けるようになる。このような干渉 ビートは、垂直帰線期間中の同期パルス間の信号の低振幅の振動として最も容易 に識別される。マイクロプロセッサはこのような低振幅の振動閾値を低下させる 。同期パルス間で多数の振幅変移が検ユーナあるいは中間周波回路中の隣接チャ ンネルのトラップを再同調するだめの干渉減少電圧を変更する。このような干渉 ビートは、例えば、チューナが０ＡＴＶ装置からの非標準ビデオ信号を受信する ように同調されていて、そのため隣接チャンネルがトラップのだめの予定した周 波数に存在しないときに発生する可能性がある。干渉減少電圧が供給される代表 的なトラップは、１９８０年６月３０日付で出願された「複数の電圧制御フィル タ用の７７レチプレツクス構成」という名称の米国特許出願第１６４，６８４号 中に示されている。トラップをこのように再同調すると、第６図の構成は、この 再同調によって現実に干渉ビート周波数が減少したことを確認するたｂに、垂直 帰線期間中における信号のサンプリングラ再開することができる。そしてもし必 要ならば、第６図の構成はトラップを再び調整することができる。

第６図の構成は、カウンタ３２を第７図の構成と置換゛することによって修正す ることができる。この新しい構成は、ビデオ信号の信号成分の周波数を確認する ために使用することができる。第４図、第６図、および第７図を同時に参照する と、加算器６２の０４（キャリイーアウト）出力はアンド・ゲー）Ｐの入力およ びインバータ９６に結合されている。インバータ９６の出力はアンド°ゲー）Ｈ の１つの入力に結合されている。比較器８０の出力はアンド・ゲートＰおよびＮ の第２の入力に結合されている。アンド・ゲー）Ｐの出力はＲ−３形フリツプ° フロツプ９２のセット入力に結合されており、アンド°ゲートＮの出力はフリッ プ・プロップ９２のリセット人力Ｒに結合されている。フリップ・フロップ９２ のＱ出力はアンド・ゲート９８の入力に結合されており、フリップ・フロップ９ ２のＱ出力はマイクロプロセッサ４０に結合されている。１４・３２ＭＨｚのク ロック信号のようなりロック信号はアンド・ゲート９８の第２の入力に結合され ておシ、アンド・ゲート９８の出力はカウンタ９４のクロック人力Ｃに結合され ている。カウンタ９４はマイクロプロセッサ４０からのリセット信号を受信し、 またマイクロプロセッサの入力に結合された出力線をもっている。

第６図および第９図の構成の動作は、Ｍ８図の波形を同時に参照することによっ て理解することができる。振動波形１１０は、第８図（ａ）のステップ状線１１ ２の垂直ステップによって示される時点でアナログ−デジタル変換器１２によっ てサンプルされる。各々のサンプル点において、新しいサンプルは変移検出器３ ０によって先のサンプルと比較され、第８図（１））に示すような一連の変移を 表わすパルスを発生する。上向きの矢印は波形１１０の正方向変移を表わし、下 向きの矢印は波形の負方向変移を表わす。

パルス１１４のような各正変移パルスの発生時に比較器８０は出力パルスを発生 し、また加算器６２の０４出力のキャリイーアウト信号は論理′ｌ″レベルに６ る。

これら２つの信号はアンド・ゲートＰを付勢し、これによってアンド・ゲー）Ｐ はすべてのパルスが正変移を表わすパルスを発生する。従って、パｌレス１１４ が発生する時間ｔ□において、アンド・ゲートＰはフリップ・フロップ９２をセ ットし、このフリップ・フロップ９２は次いでア′ンド・ゲート９８を付勢して タロツク・パルスをカウンタ９４に供給する。そこでカウンタ９４は”、第８図 （Ｃ）の１２０で示すような後続するクロック・パルスと同様に時間ｔ□におけ るクロック・パルスを計数する。

時間ｔ、において、第１の負方向変移パルス１１６が発生する。加算器６２の０ ４出力における信号は論理＃ｏ′になり、これはアンド・ゲートＰを消勢し、イ ンバータ９６の出力に正パルスを発生させる。今ではアンド・ゲートＮの双方の 入力は付勢され、そのためアンド・ゲートＮは波形の負方向変移に応答して出カ バｌレスを発生する。アンド・ゲートＮは時間ｔ２においてフリップ・フロップ ９２をリセリトン、このフリップ・フロップ９２はアンド・ゲ、−’）９Ｂを消 勢し、カウンタ９４の入力における一連のクロック・パｌレスを停止する。この 時点でフ１１ツブ・フロップ９２のＱ、出力を高状態に変移させることにより、 カウンタ９４がサンプルを行なう態勢になったことをマイクロプロセッサに伝達 する。マイクロプロセッサはカウンタの計数を蓄積し、このカウンタを時間ｔ３ において次の計数シーケンスのだめの準備をさせるためにリセットする。

ルの間に発生するクロック・サイクルの数の尺度となる。

クロックの周波数と振動波形の周波数とは直接関係しているので、クロックの周 波数を知ることにより振動波形の周波数をマイクロプロセッサにより容易に確認 することができる。すなわち、波形１１０の４分の１サイクルの期間のクロック ・サイクル数が多ければ多い程、波形の周波数は低くなる。このように、第６図 および第７図の構成を使用することにより、特定の周波数の信号成分を識別する ことができる。

ある状況のもとでは、所定周波数のみの信号を識別することが望ましいことがあ る。例えば、隣接テレビジョン・チャンネＶによって発生される干渉ビート信号 は約３ＭＨｚの周波数をもつことが多い。従って、垂直消去期間中の３　ＭＨｚ の干渉信号を探索することが望ましい。第６図のカウンタ３２を第９図の構成と 置き換えることにより、これを行なうことができる。

第４図、第６図、および第９図を同時に参照する。アンド・ゲートＰおよびイン バータ１０４は加算器６２の０４出力に結合された入力を持っている。比較器８ ０の出力はアンド・ゲー）Ｐの第２の入力およびアンド・ゲ−）Ｎの入力に結合 されている。インバータ１０４の出力はアンド・ゲー）Ｎの第２の入力に結合さ れている。

アンド・ゲートＰの出力は単安定マルチバイブｖ−ｉ１００の入力に結合されて おり、単安定マｌレチバイブレータ１００は単安定マルチバイブレータ１０２の 入力に結合された出力を持っている。単安定マｌレチバイブレータ１０２の出力 はアンド・ゲー）１０６の１つの入力に結合されており、アンド・ゲートＮの出 力はアンド・ゲート１０６の第２の入力に結合されている。アンド・ゲート１０ ６の出力はカウンタ１０８のクロック人力Ｃに結゛合されている。カウンタ１０ Ｂの出力線はマイクロプロセッサ４０の入力に結合されておシ、このカウンタ１ ０Ｂはマイクロプロセッサからのリセット信号を受信する。

第６図および第９図の構成は第１０図の波形を参照することによって理解するこ とができろう第１０図（ｂ）は垂直消去期間の２個の同期パルス１４４および１ ４６を示離されている。もし雑音や干渉信号が存在しなければ、時間ｔ６とｔ７ との間の線１４０によって表わされるように信号は滑らかに現われる。しかしな がら、もし干渉ビート信号が存在すると、時間ｔ７とｔ８との間の振動する線１ ４２によって示されるように、信号は低しベｌしの振動として表われる。

第６図および第マ図の構成は、同期パルス１４４と１％６との間のビデオ信号を サンプリングすることによって干渉ビート信号を識別し、その同期パフレスの時 点間でゲート２０はクロックされてビデオ信号をデジタル変移検出器３０に供給 する。ビート信号１４２の変移を表わすパルス列が発生されるように適当な闇値 レベルが検出器３０に供給される。時間ｔ工において第１０図（ａ）の矢印１３ ０によって表わされるような正方向変移パルスが発生されると、変移検出器のパ ルヌ出力と加算器６２の論理′１′キャリイーアウト信号はゲートＰを付勢し、 これは次いで単安定マルチバイブレータ１００によってｌレスの終了時に単安定 マルチバイブレータ１０２’ｉ）リガして時間ｔ２から時間ｔ４まで続くパフレ スを発生させる。

単安定マルチバイブレータ１０２によって発生されるパフレスによって、正方向 変移１３０に続＜３ＭＨｚの信号の連続する負方向変移の予定される時間位置を 特定するだめの時間の′窓′を与えるためにアンド・ゲー１−１０６の一方の入 力を付勢する。もし変移パフレス１３０が３ＭＨ２の信号の正方向変移であれば 、負方向変移のＡ　ｌレスは、アンド・ゲー）１０６が付勢されるときに時間の 窓の間に第１０図（（ホ）の矢印１３２によって示されるように発生する。変移 検出器３０の出カバｌレスおよび加算器６２からの論理′Ｏ′キャリイーアウト 信号は共にアンド・ゲートＮを付勢し、このアンド・ゲートＮは第１０図（ａ） の時間ｔ３においてパフレスを発生する。このｌ＜　ｌレスはアンド・ゲート１ ０６によって通過させられ、カウンタ１０８の計数を増加させる。パフレス１４ ４と１４６との間の期間全体にわたって、３ＭＨｚのビート信号の多数のこのよ うな対をなす変移が検出され、カウンタ１０Ｂを増加させる。サンプリング期間 の終了時に、マイクロッ’　ｏ　セ・ソサはカウンタの内容を記憶し、次のサン プリング”期’間の準備をするためにカウンタをリセットする。ｌあるいはそれ 以上のサンプリング期間中に、マイクロ７°ロセ゛ンサは、ビート信号が存在す ることを確めるのに充分な３ＭＨｚの信号を表わすサンプｌしを積算する。マイ ミロプロセッサは、ビートを生じさせる信号を減衰させるだめの干渉減少電圧を 調整することによって、この決定に応答することができる。

第９図の構成の遅延された窓は、単安定マｌレチノくイブレータの代りに、クロ ック形態で窓を発生させるカウンタを使用することによっても発生させることを °理解すべきである。

この発明のデジタル変移検出器は、「ビデオ情報期間０ 中のテレビジョン・ゴースト信号検出」という名称で同時に出願された小生の米 国特許出願筒’７６．８４１号に示されているようなテレビジョン・ゴースト信 号検出装置にも適用することができる。

ビ二 羽 田 ２７図 国際調査報告

Claims (1)

1. 【特許請求の範囲】 ビデオ信号を発生するだめの手段を含む信号処理装置率とした一連の変移を表わ す信号を発生する手段と、上記一連の変移を表わす信号に応答して、上記所定レ ベルに関して所定の極性あるいは複数の極性の変移を表わす信号を通過させるだ めの手段と、 上記信号通過手段によって通過させられた信号に応答し、上記信号通過手段によ って通過させられた上記変移を表わす信号が上記予め定められたレベＩしを所定 量だけ超過したときのみ位置変調されたパルスを発生する手段と、 からなる上記ビデオ信号の信号変移特性を分析するための装置。