KR0140122Y1 - 복합 동기신호의 등화펄스 제거장치 - Google Patents
복합 동기신호의 등화펄스 제거장치 Download PDFInfo
- Publication number
- KR0140122Y1 KR0140122Y1 KR2019930005311U KR930005311U KR0140122Y1 KR 0140122 Y1 KR0140122 Y1 KR 0140122Y1 KR 2019930005311 U KR2019930005311 U KR 2019930005311U KR 930005311 U KR930005311 U KR 930005311U KR 0140122 Y1 KR0140122 Y1 KR 0140122Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- signal
- synchronization signal
- equalization
- composite
- Prior art date
Links
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 239000002131 composite material Substances 0.000 claims abstract description 29
- 230000001960 triggered effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
등화펄스가 포함되어 있는 컴퓨터의 복합 동기신호에서 컴퓨터 모니터의 찌그러짐을 발생시키는 등화펄스를 제거하여 깨끗한 화상을 얻을 수 있도록 하기 위한 복합 동기신호의 등화펄스 제거장치를 제공하기 위하여, 반전된 복합 동기신호에 의하여 트리거 되어 펄스폭이 등화펄스의 펄스폭보다 크고 수평 동기신호의 펄스폭보다 작은 펄스폭을 갖는 신호를 출력하는 펄스 발생수단과; 반전된 복합 동기신호를 원래의 복합 동기신호로 반전시키기 위한 신호 반전수단과; 펄스 발생수단의 출력단자와 반전수단에서 출력되는 신호를 입력받아 등화펄스를 제거하는 등화펄스 제거수단으로 이루어져 있는 복합 동기신호의 등화펄스 제거장치에 관한 것.
Description
제1도는 이 고안의 실시예에 따른 복합 동기신호의 등화펄스 제어장치의 상세 회로도.
제2도의 (a)~(c)는 이 고안의 실시예에 따른 복합 동기신호의 등화펄스 제어장치의 동작 타이밍도이다.
이 고안은 복합 동기신호중에서 포함되어 있는 등화펄스를 제거하기 위한 것으로서, 특히, 텔레비젼(Television) 모니터(Monitor)를 이용하여 컴퓨터(Computer) 모니터로 이용할 경우 컴퓨터 모니터에서는 불필요한 복합 동기신호에 포함되어 있는 등화펄스를 제거하여 화면의 왜곡을 방지하기 위한 복동 동기신호의 등화펄스 제거장치에 관한 것이다.
일반적으로 송신측의 화면을 분해하고 수신측에서 하나의 화면으로 조립하기 위하여 텔레비젼에서 사용되는 주사방식은 2:1의 건너뛰기 주사방식 즉, 비월주사(Interlaced scanning) 방식을 채택하여 화면의 번쩍거림을 최소화시켜 화질을 개선할 수 있도록 한다.
그러므로 상기와 같이 텔레비젼에서 영상을 비월주사하여 하나의 영상으로 재현할 경우에 기수필드와 우수필드와의 수직동기의 개시점을 정확히 맞추기 위하여 수평 동기신호에 등화펄스를 삽입하므로 정확한 수평 주사가 이루어질 수 있도록 한다.
상기한 등화펄스는 수평 동기신호의주기(H)에 비해 1/2H의 주기를 갖는 펄스신호를 수직 동기신호의 전후로 2개나 3개의 펄스를 삽입시켜 비월주사로 발생하는 각각의 기수필드와 우스필드의 수직 동기신호가 서로 동일한 파형이 되도록 하여 기수필드와 우스필드의 수평 주사동작이 정확히 일치될 수 있도록 한다.
그러므로 기수필드와 우수필드의 수직 동기신호가 서로 정확히 맞지 않아 불안정한 수평 주사동작으로 뚜렷한 화상이 재현될 수 없는 문제점을 해결할 수 있도록 한다.
상기와 같은 방법으로 영상을 재현하는 텔레비젼의 모니터를 이용하여 컴퓨터 모니터로 이용할 수 있도록 개발된 텔레비젼 모니터를 컴퓨터 모니터로 이용할 경우에 텔레비젼에서 사용하는 주사방법과 컴퓨터에서 사용하는 주사방법이 서로 다르기 때문에 컴퓨터의 모니터에서는 불필요한 등화펄스로 인하여 모니터 화면의 상/하부에 화상이 찌그러지는 왜곡의 문제가 발생한다.
즉, 컴퓨터에서 영상신호를 주사하는 주사방법은 비월주사방법을 이용하고 있지 않으므로 수평동기 신호의 주기(H)보다 1/2H인 주기로 2H나 3H동안 등화펄스가 인가되기 때문에 설정된 소정의 주파수로 동기동작이 이루어지는 수평동기가 등화펄스의 주파수 차이로 인하여 수직동기 신호를 전/후하여 일치하지 않으므로 화상이 찌그러지게 되는 문제점이 발생한다.
그러므로 이 고안의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 등화펄스가 포함되어 있는 컴퓨터의 복합 동기신호에서 컴퓨터 모니터의 찌그러짐을 발생시키는 등화펄스를 제거하여 깨끗한 화상을 얻을 수 있도록 하기 위한 복합 동기신호의 등화펄스 제거장치를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 이 고안의 구성은 반전된 복합 동기신호에 의하여 트리거(Trigger)되어 펄스폭이 등화펄스의 펄스폭보다 크고 수평 동기신호의 펄스폭보다 작은 펄스폭을 갖는 신호를 출력하는 펄스 발생수단과; 반전된 복합 동기신호를 원래의 복합 동기신호로 반전시키기 위한 신호 반전수단과; 펄스 발생수단의 출력단자와 반전수단에서 출력되는 신호를 입력받아 등화펄스를 제거하는 등화펄스 제거수단으로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 이 고안의 실시예를 상세히 설명한다. 제1도는 이 고안의 실시예에 따른 복합 동기신호의 등화펄스 제거장치의 상세회로도, 제2도는 이 고안의 실시예에 따른 복합 동기신호의 등화펄스 제거장치의 동작 타이밍도이다.
제1도를 참고로 하여 이 고안의 구성을 살펴보면, 반전된 복합 동기신호가 인가되어 일정한 펄스폭을 갖는 펄스신호를 발생시키는 단안정 멀티 바이브레이터(Monostable Multivibrator,10)와, 반전된 복합 동기신호와 연결되어 인가되는 복합 동기신호를 반전시키기 위한 신호 반전부(20)와, 단안정 멀티 바이브레이터(10)와 신호 반전부(20)에 연결되어 복합 동기신호에 포함되어 있는 등화펄스를 제거하기 위한 등화펄스 제거부(30)로 이루어져 있다.
상기 신호 반전부(20)는 복합 동기신호에 입력단자가 연결되어 있는 인버터(INV10)로 이루어져 있다.
상기 등화펄스 제거부(30)는 펄스 발생부(10)에 제1입력단자가 연결되어 있고 신호 반전부(20)의 인버터(INV10)의 출력단자에 제2입력단자가 연결되어 있는 AND게이트(AND10)로 이루어져 있다.
상기와 같이 이루어져 있는 이 고안의 동작은 다음과 같다.
먼저, 제2도의 (c)에 표시되어 있는 3개의 등화펄스가 포함되어 반전된 복합 동기신호가 제2도의 (a)와 같은 신호로 단안정 멀티 바이브레이터(10)와 신호 반전부(20)의 인버터(INV10)에 인가된다.
그러므로 제2도의 (a)와 같이 반전된 복합 동기신호가 단안정 멀티 바이브레이터(10)의 트리거 단자(T)의 입력신호로 인가되면 단안정 멀티 바이브레이터(10)의 반전 출력단자(-Q)에서 출력되는 신호는 제2도의 (b)와 같은 신호가 출력된다.
상기 단안정 멀티 바이브레이터(10)의 반전 출력단자(-Q)에서 출력되는 신호는 제2도의 (a)에서 첨부되어 있는 3개의 등화펄스를 제거하기 위하여 등화펄스폭(2f)보다 크고 수평 동기신호의 펄스폭(f)보다 작은 펄스폭(1/2f)을 갖는 신호가 출력될 수 있도록 단안정 멀티 바이브레이터(10)의 시정수를 조절한다.
따라서 제2도의 (b)와 같이 트리거 신호가 상승 에지로 가변될 때 단안정 멀티 바이브레이터(10)의 시정수 만큼 반전상태를 유지한 후 다시 원 상태로 변환되는 신호가 출력된다.
따라서 상기와 같이 단안정 멀티 바이브레이터(10)에서 출력된 신호는 AND게이트(AND10)의 제1입력단자로 인가되고 인버터(INV10)에서 의하여 제2도의 (c)와 같이 출력되는 수평 동기신호가 AND게이트(AND10)의 제2입력단자로 인가된다.
그러므로 AND게이트(AND10)에 의하여 논리곱되는 신호는 3개의 등화펄스가 제거된 수평 동기신호가 출력된다.
그러므로 상기와 같이 동작되는 이 고안의 효과는 등화펄스가 포함되어 있는 동기신호를 이용하여 컴퓨터 모니터에 화상을 재현할 경우에 매우 간단한 회로를 이용하여 화상의 찌그러짐을 일으키는 등화펄스를 제거할 수 있으므로 컴퓨터 모니터의 왜곡의 문제를 해결할 수 있다.
Claims (4)
- 반전된 복합 동기신호에 의하여 트리거 되어 펄스폭이 등화펄스의 펄스폭(2f)보다 크고 수평 동기신호의 펄스폭(f)보다 작은 펄스폭(1/2f)을 갖는 신호를 출력하는 펄스 발생수단(10)과; 반전된 복합 동기신호를 원래의 복합 동기신호로 반전시키기 위한 신호 반전수단(20)과; 펄스 발생수단(10)의 출력단자(-Q)와 반전수단(20)에서 출력되는 신호를 입력받아 등화펄스를 제거하는 등화펄스 제거수단(30)으로 이루어져 있는 복합 동기신호의 등화펄스 제거장치.
- 제1항에 있어서, 상기 펄스 발생수단(10)은 반전된 복합 동기신호의 트리거 동작에 따라 일정한 펄스폭을 갖는 펄스신호를 출력하는 단안정 멀티 바이브레이터로 이루어져 있는 것을 특징으로 하는 복합 동기신호의 등화펄스 제거장치.
- 제1항에 있어서, 상기 신호 반전수단(20)은 인버터(INV10)를 이용하는 것을 특징으로 하는 복합 동기신호의 등화펄스 제거장치.
- 제1항에 있어서, 상기 등화펄스 제거수단(30)은 입력되는 신호를 논리곱하는 AND게이트(AND10)로 이루어져 있는 것을 특징으로 하는 복합 동기신호의 등화펄스 제거장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930005311U KR0140122Y1 (ko) | 1993-04-02 | 1993-04-02 | 복합 동기신호의 등화펄스 제거장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930005311U KR0140122Y1 (ko) | 1993-04-02 | 1993-04-02 | 복합 동기신호의 등화펄스 제거장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940025706U KR940025706U (ko) | 1994-11-18 |
| KR0140122Y1 true KR0140122Y1 (ko) | 1999-05-01 |
Family
ID=19353226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930005311U KR0140122Y1 (ko) | 1993-04-02 | 1993-04-02 | 복합 동기신호의 등화펄스 제거장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140122Y1 (ko) |
-
1993
- 1993-04-02 KR KR2019930005311U patent/KR0140122Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940025706U (ko) | 1994-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984624A (en) | Video system for conveying digital and analog information | |
| KR890000415B1 (ko) | 비데오 신호 처리시스템 | |
| KR830005799A (ko) | 텔레비젼수상기용 제어출력합성 키(key)신호 발생기 | |
| KR0140122Y1 (ko) | 복합 동기신호의 등화펄스 제거장치 | |
| KR890006082A (ko) | 영상처리신호 | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| KR950010615A (ko) | 광폭 텔레비젼 수상기의 화면생성 장치 | |
| KR0168361B1 (ko) | 영상신호의 수평동기신호 발생장치 | |
| KR100231416B1 (ko) | 수직동기 신호에 의한 오류방지용 트리거신호 발생장치 | |
| RU2120193C1 (ru) | Корректор видеосигналов | |
| US5844626A (en) | HDTV compatible vertical sync separator | |
| KR920010322B1 (ko) | 고선명 tv의 프레임펄스 검출회로 | |
| JPH0413375A (ja) | 同期分離回路 | |
| KR0165479B1 (ko) | 복합영상신호 생성을 위한 동기신호 생성장치 | |
| JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
| JP3405008B2 (ja) | 垂直同期信号回路 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| KR960028181A (ko) | 티브이 시스템의 라인 선택 및 필드 검출 장치 | |
| KR930006484B1 (ko) | 임펄스 노이즈 발생장치의 윈도우 펄스 발생회로 및 방법 | |
| KR0155265B1 (ko) | 디지탈 음성뮤트장치 | |
| JPH042285A (ja) | デジタル信号処理撮像装置 | |
| KR19980053578A (ko) | 에이치디(hd) 모니터에서의 수평 등화펄스 블랭킹 회로 | |
| JPH08205091A (ja) | 同期信号処理回路 | |
| JPH05122665A (ja) | テレテキスト信号処理を有するテレビ装置 | |
| JPH0783441B2 (ja) | ビデオ信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19930402 |
|
| UG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 19960327 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19930402 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19981208 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19981217 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19981217 |
|
| UG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20011129 Year of fee payment: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 20011129 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee |