JPS5848955A - 樹脂モールド半導体装置の製造方法 - Google Patents
樹脂モールド半導体装置の製造方法Info
- Publication number
- JPS5848955A JPS5848955A JP56129587A JP12958781A JPS5848955A JP S5848955 A JPS5848955 A JP S5848955A JP 56129587 A JP56129587 A JP 56129587A JP 12958781 A JP12958781 A JP 12958781A JP S5848955 A JPS5848955 A JP S5848955A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- layer
- solder
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高圧シリコンダイオード等の積層チップを使用
した樹脂モールド半導体装置及びその製造方法に関する
。
した樹脂モールド半導体装置及びその製造方法に関する
。
多数の半導体チップを積層した構造の高圧ダイオードの
樹脂被覆の方法としては、従来、キャステイグモールド
法即ち流動状態の樹脂を圧力をほとんど加えないで型内
に注入し固化させる注型成形法が主流であった。しかし
、近年、樹脂被覆体の小形化と成形寸法に対する要求が
厳しくなってきたため、小形及び高精度な樹脂モールド
が可能なトランスファモールド法即ち流動状態とした樹
脂を圧力を加えて型内に押しこみ、引続いて熱処理を施
して型内の樹脂を固化させる移送成形法、又は樹脂の性
質によっては、インジェクションモールド法即ち樹脂が
固化する温度に保持された型内に流動状態とした樹脂を
圧力を加えて押しこみ、そのままの状態で型内の樹脂を
固化させる射出成形法を採用する必要が生じてきた。
樹脂被覆の方法としては、従来、キャステイグモールド
法即ち流動状態の樹脂を圧力をほとんど加えないで型内
に注入し固化させる注型成形法が主流であった。しかし
、近年、樹脂被覆体の小形化と成形寸法に対する要求が
厳しくなってきたため、小形及び高精度な樹脂モールド
が可能なトランスファモールド法即ち流動状態とした樹
脂を圧力を加えて型内に押しこみ、引続いて熱処理を施
して型内の樹脂を固化させる移送成形法、又は樹脂の性
質によっては、インジェクションモールド法即ち樹脂が
固化する温度に保持された型内に流動状態とした樹脂を
圧力を加えて押しこみ、そのままの状態で型内の樹脂を
固化させる射出成形法を採用する必要が生じてきた。
そこで、本願発明者は、トランスファモールド法忙よっ
て高圧シリコンダイオードを製作した。
て高圧シリコンダイオードを製作した。
この高圧シリコンダイオードの製造方法を第１図〜第４
図を参照して説明すると、まず、第１図に示すように多
数枚（図面では簡単化のために５枚とした）のシリコン
ダイオードチップ（１）が半田層（２）によって接着さ
れた積層チップ（３）を用意し、この両層にリード線（
４）を半田層（５）によって接続する。
図を参照して説明すると、まず、第１図に示すように多
数枚（図面では簡単化のために５枚とした）のシリコン
ダイオードチップ（１）が半田層（２）によって接着さ
れた積層チップ（３）を用意し、この両層にリード線（
４）を半田層（５）によって接続する。
尚積層チップ（３）を用意するための、牛導体ウェファ
間のろう接は、半田層（２）中で気泡が発生するのを防
止するため、圧力（圧縮力）を加えた状態でなされる。
間のろう接は、半田層（２）中で気泡が発生するのを防
止するため、圧力（圧縮力）を加えた状態でなされる。
従って、半田層（２）の厚さは５〜７μｍ程度である。
次に、シリコンのエツチング液として広（用いられてい
るＨＦ−ＨＮｏ、系の混酸によって、チップ＋１１の側
面をエツチングする。この工程ハ、積層チップ（３）を
作成するためのワイヤソウ等による機械的切断工程で生
じた加工歪層を除去するために設けられる。半田層（２
）はとの混酸ではエツチングされ難いので、第２図に示
す如く半田突起（６）が形成される。次に第３図に示す
ようにシリコン系樹脂やポリイミド系樹脂からなるパッ
シベーション用絶縁層（７）を積層チップ（３）の側面
に設ける。次に、）ランスファモールド法により第４図
に示す如く絶縁層（７）を被覆するエポキシ樹脂被覆体
（８）を設はシリコン高圧ダイオード（９］を完成させ
る。
るＨＦ−ＨＮｏ、系の混酸によって、チップ＋１１の側
面をエツチングする。この工程ハ、積層チップ（３）を
作成するためのワイヤソウ等による機械的切断工程で生
じた加工歪層を除去するために設けられる。半田層（２
）はとの混酸ではエツチングされ難いので、第２図に示
す如く半田突起（６）が形成される。次に第３図に示す
ようにシリコン系樹脂やポリイミド系樹脂からなるパッ
シベーション用絶縁層（７）を積層チップ（３）の側面
に設ける。次に、）ランスファモールド法により第４図
に示す如く絶縁層（７）を被覆するエポキシ樹脂被覆体
（８）を設はシリコン高圧ダイオード（９］を完成させ
る。
ところが、樹脂被覆体（８）の成形をトランスファモー
ルド化することにより、キャスティングモールド法で行
っていたときと比べて、耐圧低下等の不良が増大すると
いう問題が生じた。特に、高圧ダイオード（９）をフラ
イバックトランスやコンデンサと一体化してこれらを再
度樹脂モールドして使用したとき、不良の発生が著しく
多くなった。このような使用方法が高圧ダイオード（９
）の一般的使われ方であるだけに、問題は大きいと言え
る。また、絶縁層（７）としてポリイミド系樹脂または
ポリエステル系樹脂を用いると、シリコン系樹脂を用い
たときよりも不良が多くなった。
ルド化することにより、キャスティングモールド法で行
っていたときと比べて、耐圧低下等の不良が増大すると
いう問題が生じた。特に、高圧ダイオード（９）をフラ
イバックトランスやコンデンサと一体化してこれらを再
度樹脂モールドして使用したとき、不良の発生が著しく
多くなった。このような使用方法が高圧ダイオード（９
）の一般的使われ方であるだけに、問題は大きいと言え
る。また、絶縁層（７）としてポリイミド系樹脂または
ポリエステル系樹脂を用いると、シリコン系樹脂を用い
たときよりも不良が多くなった。
本願発明者が上記不良の解析を行ったところ、上記不良
は次のような原因に基づくものであることが判明した。
は次のような原因に基づくものであることが判明した。
即ちトランスファモールド法で樹脂被覆体（８）を成形
すると、キャスティングモールド法のときと比べて樹脂
被覆体（８１Ｋ大きな残留応力が発生する。そして、半
田の突起（６）が残留応力で樹脂モールド後に第４図に
示すように曲げられる。このため、絶縁層（１）に歪が
入り、はなはだしいときには絶縁層（７）のチップ（１
）への密着が損なわれる。従って、絶縁層（７）のパッ
シベーション作用が不十分となり、電気的特性が劣化す
る。ボリミイド系樹脂又はポリエステル系樹脂の樹脂被
覆体（８）への密着性はシリコン系樹脂に比較して良い
ので、絶縁層（７）にボリミイド樹脂又はポリエステル
系樹脂を使用した場合には絶縁層（７）が樹カ旨被覆体
（８）の残留応力の影響をもろに受ける。
すると、キャスティングモールド法のときと比べて樹脂
被覆体（８１Ｋ大きな残留応力が発生する。そして、半
田の突起（６）が残留応力で樹脂モールド後に第４図に
示すように曲げられる。このため、絶縁層（１）に歪が
入り、はなはだしいときには絶縁層（７）のチップ（１
）への密着が損なわれる。従って、絶縁層（７）のパッ
シベーション作用が不十分となり、電気的特性が劣化す
る。ボリミイド系樹脂又はポリエステル系樹脂の樹脂被
覆体（８）への密着性はシリコン系樹脂に比較して良い
ので、絶縁層（７）にボリミイド樹脂又はポリエステル
系樹脂を使用した場合には絶縁層（７）が樹カ旨被覆体
（８）の残留応力の影響をもろに受ける。
高圧ダイオードに於けるトランスファそ−ルビ時の樹脂
被覆体（８）の残留応力は最も小さい場合であっても０
．５〜０ 、７ ｋｇ／ ｃｒｎｔである。残留応力が
この程度になるような樹脂を使用すれば、高圧ダイオー
ド（９）単体としての電気的特性は満足する。
被覆体（８）の残留応力は最も小さい場合であっても０
．５〜０ 、７ ｋｇ／ ｃｒｎｔである。残留応力が
この程度になるような樹脂を使用すれば、高圧ダイオー
ド（９）単体としての電気的特性は満足する。
しかし、他の部品と複合化して再度樹脂モールドする場
合には、この再度の樹脂モールドによる応力が付加され
る。このため、上記残留応力の小さい樹脂を樹脂被覆体
（８）に使用した場合でも、高圧ダイオード（９）の電
気的特性が劣化する。
合には、この再度の樹脂モールドによる応力が付加され
る。このため、上記残留応力の小さい樹脂を樹脂被覆体
（８）に使用した場合でも、高圧ダイオード（９）の電
気的特性が劣化する。
尚、トランスファモールド時の残留応力σは次σ、＝ｆ
（αｘＥ）ΔＴ 但し、αは樹脂の膨張係数、Ｅは樹脂のヤング率、ΔＴ
は成形に関する温度差である。従って、残留応力が小さ
い樹脂を選択することが考えられるが、しかし、高圧ダ
イオードには、例えば３０ｋＶ という極めて高い最
大降伏電圧が要求されるので、使用できる樹脂の種類や
トランスファ射出圧力などの製造条件も限られてしまう
、即ち上式のα、Ｅ％△Ｔ等の選択の範囲は狭い。従っ
て、樹脂の残留応力を小さくすることによって上記電気
的特性の劣化を防止することは困難である。また、突起
（６）を除去することも考えられるが、これを除去する
ための特別な工程が必要となり、半導体装置の低コスト
化を阻害する。
（αｘＥ）ΔＴ 但し、αは樹脂の膨張係数、Ｅは樹脂のヤング率、ΔＴ
は成形に関する温度差である。従って、残留応力が小さ
い樹脂を選択することが考えられるが、しかし、高圧ダ
イオードには、例えば３０ｋＶ という極めて高い最
大降伏電圧が要求されるので、使用できる樹脂の種類や
トランスファ射出圧力などの製造条件も限られてしまう
、即ち上式のα、Ｅ％△Ｔ等の選択の範囲は狭い。従っ
て、樹脂の残留応力を小さくすることによって上記電気
的特性の劣化を防止することは困難である。また、突起
（６）を除去することも考えられるが、これを除去する
ための特別な工程が必要となり、半導体装置の低コスト
化を阻害する。
そこで、本発明の目的は、比較的容易に不良を低減する
ことが可能な樹脂モールド半導体装置及びその製造方法
を提供することにある。
ことが可能な樹脂モールド半導体装置及びその製造方法
を提供することにある。
上記目的を達成するための本願の第１番目の発明は、積
層されている複数枚の半導体チップと、鉛（Ｐｂ）を９
０重量％以上含むろう材からなり且つ平均６０〜１００
μｍの厚さを有し且つ前記半導体チップの側面よりも突
出する部分を有した状態で前記複数枚の半導体チップの
相互間に介在しているろう接層と、前記複数枚の半導体
チップと前記ろう接層とから成る積層チップの両端に接
続された一対のリード部材と、前記積層チップの側面を
被覆しているパッシベーション用絶縁層と、型内に流動
状態の樹脂を圧力を加えて押し込んで前記型内にて固化
させる樹脂モールド法により設けた前記パッシベーショ
ン用絶縁層を被覆する樹脂被覆体とから成る樹脂モール
ド半導体装置に係わるものである。
層されている複数枚の半導体チップと、鉛（Ｐｂ）を９
０重量％以上含むろう材からなり且つ平均６０〜１００
μｍの厚さを有し且つ前記半導体チップの側面よりも突
出する部分を有した状態で前記複数枚の半導体チップの
相互間に介在しているろう接層と、前記複数枚の半導体
チップと前記ろう接層とから成る積層チップの両端に接
続された一対のリード部材と、前記積層チップの側面を
被覆しているパッシベーション用絶縁層と、型内に流動
状態の樹脂を圧力を加えて押し込んで前記型内にて固化
させる樹脂モールド法により設けた前記パッシベーショ
ン用絶縁層を被覆する樹脂被覆体とから成る樹脂モール
ド半導体装置に係わるものである。
上記本発明によれば、ろう接層が半導体チップの側面か
ら突出し、ここにモールド樹脂の残留応力が作用しても
、ろう接層が６０〜１００μｍと非常忙厚く形成されて
いるので、突出しているろう接層の変形及びパッシベー
ション用絶縁層の性能低下が殆んど発生せず、電気的特
性の劣化が少ない。従って樹脂モールド半導体装置の製
造歩留り及び信頼性の向上が可能になる。また、ろう接
層の平均の厚さを１００μｍ以下としたので、積層チッ
プを得るための切断が良好に達成され、歩留りの低下が
少ない。またＰｂを９０重量％以上含む比較的一般的ろ
う材を使用するので、積層を容易に達成することが可能
になる。また、樹脂被覆体が型内に流動状態の樹脂を圧
力を加えて押し込んで型内で固化させる方法で形成され
ているので、外形寸法精度が高く且つ機械的及び電気的
に安定な半導体装置を提供することが出来る。
ら突出し、ここにモールド樹脂の残留応力が作用しても
、ろう接層が６０〜１００μｍと非常忙厚く形成されて
いるので、突出しているろう接層の変形及びパッシベー
ション用絶縁層の性能低下が殆んど発生せず、電気的特
性の劣化が少ない。従って樹脂モールド半導体装置の製
造歩留り及び信頼性の向上が可能になる。また、ろう接
層の平均の厚さを１００μｍ以下としたので、積層チッ
プを得るための切断が良好に達成され、歩留りの低下が
少ない。またＰｂを９０重量％以上含む比較的一般的ろ
う材を使用するので、積層を容易に達成することが可能
になる。また、樹脂被覆体が型内に流動状態の樹脂を圧
力を加えて押し込んで型内で固化させる方法で形成され
ているので、外形寸法精度が高く且つ機械的及び電気的
に安定な半導体装置を提供することが出来る。
本願の第２番目の発明は、上記半導体装置の製造方法に
係わり、スペーサとして働く粒子を使用し、平均の厚さ
が６０〜１００μｍのろう接層な得ることを特徴とする
ものである。上記方法によれば、所望の厚さのろう接層
を比較的容易に得ることが出来る。
係わり、スペーサとして働く粒子を使用し、平均の厚さ
が６０〜１００μｍのろう接層な得ることを特徴とする
ものである。上記方法によれば、所望の厚さのろう接層
を比較的容易に得ることが出来る。
以下、図面を参照して本発明の実施例について述べる。
まず、第５図に示す如（、ｐｎ接合を含むシリコン半導
体ウェファｕｉ＋を複数枚用意し、この半導体ウェファ
αＤの相互間ＫＰｂ ９５ ＪｔｆＸ−８ｎ ５重量％
の軟ろう（融点３１４ｃ）から成る厚さ約４００μｍで
あって主面の面積が半導体ウェファ惺υの約１／２であ
るろう材クエファ即ち半田ウェファα３を配し、更に半
導体ウェファａυと半田ウェファＱｚとの間に平均的粒
径が約７０μｍのＮｉ にッケル）粒子賭を点在させる
。尚、半導体ウェファ（１１１及び半田ウェファａ２は
第５図に示す如く、支持台α荀の上に積み重ね、上部に
おもりＱ四を乗せて積層方向即ち鉛直方向に約１５ ｇ
７ｃｍ” の圧力（圧縮力）を加える。Ｎｉ粒子（
１３１はスペーサとして使用するため゛に、第６図忙説
明的に示すように半田ウェファａｚの周縁寄りの略正三
角形の頂点に相当する位置に金量づつ配置する。第５図
では半導体ウェファａυが概略的に示されているが、祥
細には、第７図に示すように厚さ約２５０μｍのＰ＋−
ｎ −ｎ 構造のシリコン基体＋１６１とこの両主面
に形成された厚さ約２μｍのＮｉｔ極αηとから成る。
体ウェファｕｉ＋を複数枚用意し、この半導体ウェファ
αＤの相互間ＫＰｂ ９５ ＪｔｆＸ−８ｎ ５重量％
の軟ろう（融点３１４ｃ）から成る厚さ約４００μｍで
あって主面の面積が半導体ウェファ惺υの約１／２であ
るろう材クエファ即ち半田ウェファα３を配し、更に半
導体ウェファａυと半田ウェファＱｚとの間に平均的粒
径が約７０μｍのＮｉ にッケル）粒子賭を点在させる
。尚、半導体ウェファ（１１１及び半田ウェファａ２は
第５図に示す如く、支持台α荀の上に積み重ね、上部に
おもりＱ四を乗せて積層方向即ち鉛直方向に約１５ ｇ
７ｃｍ” の圧力（圧縮力）を加える。Ｎｉ粒子（
１３１はスペーサとして使用するため゛に、第６図忙説
明的に示すように半田ウェファａｚの周縁寄りの略正三
角形の頂点に相当する位置に金量づつ配置する。第５図
では半導体ウェファａυが概略的に示されているが、祥
細には、第７図に示すように厚さ約２５０μｍのＰ＋−
ｎ −ｎ 構造のシリコン基体＋１６１とこの両主面
に形成された厚さ約２μｍのＮｉｔ極αηとから成る。
また、第５図では図面を簡略化するために、５枚の半導
体クエ７アａＤが示されているが、実際には２０枚の半
導体ウェファｕＤを積み重ねた。
体クエ７アａＤが示されているが、実際には２０枚の半
導体ウェファｕＤを積み重ねた。
次に、第５図に示すように積み重ね且つ圧力を加えたも
のを炉に入れて、ろう材の融点（３１４Ｃ）以上の３５
０〜４００Ｃの熱処理を行って、半田ウェファｕ４を溶
融させ、しかる後凝固させることＫよって第８図に示す
ように半田によるろう接層（１２！ｌ）で半導体ウェフ
ァｕ１１が接着された半導体ウェファ積層体−を作成し
た。この熱処理工程でＮｉ粒子α３は上記半田と著しく
反応することはないし、著しく軟化することもない。従
って、第９図に示すように、Ｎｉ粒子α３はろう接層（
１２りがおもりＱＪＫよる圧力で薄くなとのを途中で止
めるスペーサの役目を果す。この結果、ろう接層（１２
ａ）の厚さはＮｉ粒子（１３のうち太き目の粒径のもの
に制限されて、平均で８０μｍ程度となる。半田ウェフ
ァＱりの厚さがろう接層（１２ａ）の厚さの約 ５倍も
厚いため、ろ５接層（１２りの中に発生しようとする気
泡が半田ウェファｔｔａがつぶされる過程で側方へ押し
出され、気泡の少ないろう接層（１２ａ）が得られる。
のを炉に入れて、ろう材の融点（３１４Ｃ）以上の３５
０〜４００Ｃの熱処理を行って、半田ウェファｕ４を溶
融させ、しかる後凝固させることＫよって第８図に示す
ように半田によるろう接層（１２！ｌ）で半導体ウェフ
ァｕ１１が接着された半導体ウェファ積層体−を作成し
た。この熱処理工程でＮｉ粒子α３は上記半田と著しく
反応することはないし、著しく軟化することもない。従
って、第９図に示すように、Ｎｉ粒子α３はろう接層（
１２りがおもりＱＪＫよる圧力で薄くなとのを途中で止
めるスペーサの役目を果す。この結果、ろう接層（１２
ａ）の厚さはＮｉ粒子（１３のうち太き目の粒径のもの
に制限されて、平均で８０μｍ程度となる。半田ウェフ
ァＱりの厚さがろう接層（１２ａ）の厚さの約 ５倍も
厚いため、ろ５接層（１２りの中に発生しようとする気
泡が半田ウェファｔｔａがつぶされる過程で側方へ押し
出され、気泡の少ないろう接層（１２ａ）が得られる。
次に、第８図で鎖線（Ｌ９で示すように、ワイヤソウを
用いて積層体ｔｔＳを積層方向に切断し、第１０図に示
すように半導体チップ（ｌｌａ）がろう接層（１２ｍ）
で接着された構造の０．５−角の積層チップ四な作成し
た。尚この切断によって半導体チップ（１１ａ）の側面
領域に加工歪層が生じる。
用いて積層体ｔｔＳを積層方向に切断し、第１０図に示
すように半導体チップ（ｌｌａ）がろう接層（１２ｍ）
で接着された構造の０．５−角の積層チップ四な作成し
た。尚この切断によって半導体チップ（１１ａ）の側面
領域に加工歪層が生じる。
次に、第１１図忙示す如く、積層チップ（至）の両端に
リード部材としてリード線（２１１を半田層四によって
接続した。尚半田層ＱはＰｂ ｇ ５重ｔ％−Ａｕ１５
重量％の軟ろう（融点２１５ｔｒ）で、厚さは約１０μ
ｍである。また半田付けのための熱処理温度は、ろ５接
層（１２ａ）の融点より十分に低い２５０〜２８０Ｃと
した。
リード部材としてリード線（２１１を半田層四によって
接続した。尚半田層ＱはＰｂ ｇ ５重ｔ％−Ａｕ１５
重量％の軟ろう（融点２１５ｔｒ）で、厚さは約１０μ
ｍである。また半田付けのための熱処理温度は、ろ５接
層（１２ａ）の融点より十分に低い２５０〜２８０Ｃと
した。
次に、半導体チップ（ｌ１ｍ）の上記切断加工歪層を除
去するために、）ｉＦ−１（ＮＯ，系の混酸によりエツ
チング処理を施した。この際、エツチングの深さは、加
工歪層の深さ以上が盛装であり、ここでは約６０μｍと
した。このエツチング工程で半導体チップ（ｌｌａ）は
エツチングされるが、ろう接層（１２すおよびＮｉ［極
（ｌηは殆んどエツチングされない。このため、半田の
突出部のが生じる。尚、半導体チップ（１１１）に於け
る薄いＮｉ電極σ看もエツチングされないため、第１５
図に拡大図示するように突出する。
去するために、）ｉＦ−１（ＮＯ，系の混酸によりエツ
チング処理を施した。この際、エツチングの深さは、加
工歪層の深さ以上が盛装であり、ここでは約６０μｍと
した。このエツチング工程で半導体チップ（ｌｌａ）は
エツチングされるが、ろう接層（１２すおよびＮｉ［極
（ｌηは殆んどエツチングされない。このため、半田の
突出部のが生じる。尚、半導体チップ（１１１）に於け
る薄いＮｉ電極σ看もエツチングされないため、第１５
図に拡大図示するように突出する。
次に、ポリミイド系樹脂を積層千ツブ＠の側面に塗布し
、第１３図に示すようにパッシベーション用絶縁層（至
）を設けた。
、第１３図に示すようにパッシベーション用絶縁層（至
）を設けた。
次に、トランス７アモールド法により、絶縁層Ｑ旬を被
覆するようにエポキシ樹脂被覆体（至）を設け、機械的
及び電気的に安定な高圧ダイオード（至）を完成させた
。
覆するようにエポキシ樹脂被覆体（至）を設け、機械的
及び電気的に安定な高圧ダイオード（至）を完成させた
。
上記実施例によれば、トランスファモールド法で樹脂被
覆体（ハ）を設けることによって残留応力が大きくなる
が、ろう接層（１２りが従来の約１０倍になっているの
で、樹脂被覆体（ハ）の残留応力によって半田の突出部
（ハ）が曲げられることはな℃・。従って、第１５図に
示す如く半導体チップ（ｌｌａ）が絶縁層（財）で完全
に保疲され、絶縁層（至）のノ（ツシベーション作用が
損なわれて電気的特性が劣化することはなくなった。ま
た完成した高圧ダイオード（ホ）ラフライバックトラン
スやコンデンサと一体化して再度樹脂モールドした場合
でも、高圧ダイオード（ホ）の電気的特性は劣化しなか
った。尚、ろう接層（ｌ２ｍ）が厚く形成され且つｐｂ
が９０重量％の比較的軟かい物質からなるので、チップ
（ｌｌａ）及び絶縁層（財）等に対する緩衝作用が生じ
、これによっても電気的特性の劣化を低減する効果カー
生じているものと思われるＯ また、ろう接層（１２ａ）の平均の厚さを１００μｍ以
下としたので、鉛を９０重直入以上含む比較的軟らかい
ろう材を使用しても、積層チップ■を得るための切断を
良好に達成することが出来、歩留りの低下が少なかった
。
覆体（ハ）を設けることによって残留応力が大きくなる
が、ろう接層（１２りが従来の約１０倍になっているの
で、樹脂被覆体（ハ）の残留応力によって半田の突出部
（ハ）が曲げられることはな℃・。従って、第１５図に
示す如く半導体チップ（ｌｌａ）が絶縁層（財）で完全
に保疲され、絶縁層（至）のノ（ツシベーション作用が
損なわれて電気的特性が劣化することはなくなった。ま
た完成した高圧ダイオード（ホ）ラフライバックトラン
スやコンデンサと一体化して再度樹脂モールドした場合
でも、高圧ダイオード（ホ）の電気的特性は劣化しなか
った。尚、ろう接層（ｌ２ｍ）が厚く形成され且つｐｂ
が９０重量％の比較的軟かい物質からなるので、チップ
（ｌｌａ）及び絶縁層（財）等に対する緩衝作用が生じ
、これによっても電気的特性の劣化を低減する効果カー
生じているものと思われるＯ また、ろう接層（１２ａ）の平均の厚さを１００μｍ以
下としたので、鉛を９０重直入以上含む比較的軟らかい
ろう材を使用しても、積層チップ■を得るための切断を
良好に達成することが出来、歩留りの低下が少なかった
。
また、Ｎ１粒子Ｑ３を３．）箇所に点在させ、圧力を加
えてろう接するので、気泡の少ないろう接層（１２ａ）
が得られると共に、所望の厚さのろう接層（１２ａ）を
容易に得ることが出来た。
えてろう接するので、気泡の少ないろう接層（１２ａ）
が得られると共に、所望の厚さのろう接層（１２ａ）を
容易に得ることが出来た。
上記実施例に於けるろう接層（１２りの厚さの変化と、
耐圧特性の変化との関係を求めたところ、第１６図の結
果が得られた。第１６図に於ける横軸にはろう接層（１
２Ｊｌ）の厚さの平均値Ｘが示され、縦軸には逆電流が
１μ人となるときの逆電圧Ｖｍの変化値Δ■璽の平均値
Δｖ露が示されている。尚変化値△ｈ・は、高圧ダイオ
ード（ハ）をコンデンサ等との複合化に於ける樹脂モー
ルドと同様な状態に再度樹脂モールドしたものを、−３
０ｃ／１時間〜＋１ｉ０Ｃ／１時間のヒートサイクルを
５サイクル行い、ヒートサイクル試験前のＶｙｓｌｉ対
するヒートサイクル後のＶｌの変化忙よって求めた。ま
た、平均値Δｖ凰は、Ｘのほぼ等しい複数の高圧ダイオ
ードについてそれぞれ△Ｖｍを測定し、その平均値を求
めたものである。また、ヒートサイクル試験前のＶｍは
２５ ｋＶ程度であった。
耐圧特性の変化との関係を求めたところ、第１６図の結
果が得られた。第１６図に於ける横軸にはろう接層（１
２Ｊｌ）の厚さの平均値Ｘが示され、縦軸には逆電流が
１μ人となるときの逆電圧Ｖｍの変化値Δ■璽の平均値
Δｖ露が示されている。尚変化値△ｈ・は、高圧ダイオ
ード（ハ）をコンデンサ等との複合化に於ける樹脂モー
ルドと同様な状態に再度樹脂モールドしたものを、−３
０ｃ／１時間〜＋１ｉ０Ｃ／１時間のヒートサイクルを
５サイクル行い、ヒートサイクル試験前のＶｙｓｌｉ対
するヒートサイクル後のＶｌの変化忙よって求めた。ま
た、平均値Δｖ凰は、Ｘのほぼ等しい複数の高圧ダイオ
ードについてそれぞれ△Ｖｍを測定し、その平均値を求
めたものである。また、ヒートサイクル試験前のＶｍは
２５ ｋＶ程度であった。
このデータから明らかなように、Ｘが６０μ爪未満では
耐圧の低下が着しい。Ｘが６０岬以上では△Ｖｍはマイ
ナス数％以下で実用に供し得る範囲である。一方Ｘカｔ
１ｏｏμｍを越え、桑と、第１０図の積層チップ（至）
を得るための切断加工工程即ちダイス工程での歩貿りが
著しく低下した。これは、硬い半導体チップ（１１りと
軟いろう接着（１２Ｊｌ）が交互忙積層されている構造
において、切断し難いろ５接層（１２りの厚さが大きく
なったため半導体チップ（１１ａ）に於けるろう接＃
（１２ａ）に隣接する表層部分のはがれなどの破壊が多
く発生するためである。
耐圧の低下が着しい。Ｘが６０岬以上では△Ｖｍはマイ
ナス数％以下で実用に供し得る範囲である。一方Ｘカｔ
１ｏｏμｍを越え、桑と、第１０図の積層チップ（至）
を得るための切断加工工程即ちダイス工程での歩貿りが
著しく低下した。これは、硬い半導体チップ（１１りと
軟いろう接着（１２Ｊｌ）が交互忙積層されている構造
において、切断し難いろ５接層（１２りの厚さが大きく
なったため半導体チップ（１１ａ）に於けるろう接＃
（１２ａ）に隣接する表層部分のはがれなどの破壊が多
く発生するためである。
以上、本発明の実施例について述べたが、本発明はこれ
に限定されるものではなく、本発明の要旨を逸脱しない
範囲で変形可能なものである。次に実験忙よって確認さ
れた変形例を列挙する。
に限定されるものではなく、本発明の要旨を逸脱しない
範囲で変形可能なものである。次に実験忙よって確認さ
れた変形例を列挙する。
＋ａ＋ 半田ウェファａりの厚さはろう接層（１２ａ
）の厚さより大きい必要があるのは当然としても、十分
忙厚くないと気泡の多いろう接層（１２ａ）となってし
まう。従ってろう接層（１２ａ）の厚さが平均で６０〜
１００μｍとすると、半田ウェファα２の厚さは少なく
とも３０ Ｑ ｐｍ即ちろう接層（１２ａ）の３倍以上
であることが望ましい。
）の厚さより大きい必要があるのは当然としても、十分
忙厚くないと気泡の多いろう接層（１２ａ）となってし
まう。従ってろう接層（１２ａ）の厚さが平均で６０〜
１００μｍとすると、半田ウェファα２の厚さは少なく
とも３０ Ｑ ｐｍ即ちろう接層（１２ａ）の３倍以上
であることが望ましい。
゛（ｂ） おもり（１５１は、牛導体つェファ圓の主
面に対して１０〜２０ｇ／ｆｆｉ”程度の圧力を与える
ものが適轟である。
面に対して１０〜２０ｇ／ｆｆｉ”程度の圧力を与える
ものが適轟である。
ｔｃ） 半田ウェファαυを構成するろう材は、通常
Ｐｂ −Ｓｎろう材又はこれにＡｇやｓｂ等の添加物を
加えたものが好ましい。しかし、ｐｂｉｏｏ重ｉＹ。
Ｐｂ −Ｓｎろう材又はこれにＡｇやｓｂ等の添加物を
加えたものが好ましい。しかし、ｐｂｉｏｏ重ｉＹ。
のものやＰｂ９５重童％−Ｉｎ ５重量％のようなＰｂ
−８ｎ 系以外のろう材を使用することも可能である
。いずれにしてもｐｂが９０重量％以上のろう材は、母
材であるーＰｂの性質が強く影響して、比較的軟らかい
。このため、樹脂被覆体の残留応力の影響を受けて変形
しやすい。しかし、Ｐｂが９０重量％以上の比較的軟ら
かいろう材であっても、ろう接層を厚く構成することで
、樹脂被覆体（ハ）の残留応力忙高圧ダイオード（ホ）
を再度樹脂モールドしたときの応力がプラスされた場合
でも、突出部＠が特性劣化を生じさせる程の変形を起す
ことはない。
−８ｎ 系以外のろう材を使用することも可能である
。いずれにしてもｐｂが９０重量％以上のろう材は、母
材であるーＰｂの性質が強く影響して、比較的軟らかい
。このため、樹脂被覆体の残留応力の影響を受けて変形
しやすい。しかし、Ｐｂが９０重量％以上の比較的軟ら
かいろう材であっても、ろう接層を厚く構成することで
、樹脂被覆体（ハ）の残留応力忙高圧ダイオード（ホ）
を再度樹脂モールドしたときの応力がプラスされた場合
でも、突出部＠が特性劣化を生じさせる程の変形を起す
ことはない。
（ｄｉ Ｎｉ粒子α３は、半田ウェファα２の上側に
配置゛しているが、下側でもよい。また、Ｎｉ粒子入り
の半田ウェファが供給されるようになれば、Ｎｉ粒子α
３と半田ウェファＱ３の代りにこれを用いて、作業を簡
単化することができる。この場合も、Ｎｉ粒子α３を第
６図に示すように点在させることが好ましい。
配置゛しているが、下側でもよい。また、Ｎｉ粒子入り
の半田ウェファが供給されるようになれば、Ｎｉ粒子α
３と半田ウェファＱ３の代りにこれを用いて、作業を簡
単化することができる。この場合も、Ｎｉ粒子α３を第
６図に示すように点在させることが好ましい。
（ｅｌ Ｎｉ粒子α３の代りに、例えばＣｕ粒子等の
別の金属粒子を用いてもよい。要するに、熱処理工程に
おいて、その粒状が実質的に維持される材質の粒子であ
ればよい。ただし、ろう接層（１２ａ、）を構成するろ
う材とのぬれが良く、電気及び熱的に良導体であること
が望ましい。
別の金属粒子を用いてもよい。要するに、熱処理工程に
おいて、その粒状が実質的に維持される材質の粒子であ
ればよい。ただし、ろう接層（１２ａ、）を構成するろ
う材とのぬれが良く、電気及び熱的に良導体であること
が望ましい。
（ｆ） ろう接層（１２，ｉ）の厚さを平均６０〜１
００μｍにコントロールしようとする場合、Ｎｉ粒子α
〜の平均粒径を５０〜９０μｍに選ぶ必要がある。
００μｍにコントロールしようとする場合、Ｎｉ粒子α
〜の平均粒径を５０〜９０μｍに選ぶ必要がある。
平均値はもちろん、個々のろう接層（１２ａ）の厚さが
６０〜１００μｍの範囲から外れたものを少なくするた
めｋは、Ｎｉ粒子ｕ３の平均粒径を更に狭い範囲である
６０〜８０μｍに選ぶのが望ましい。
６０〜１００μｍの範囲から外れたものを少なくするた
めｋは、Ｎｉ粒子ｕ３の平均粒径を更に狭い範囲である
６０〜８０μｍに選ぶのが望ましい。
（ｇ） 半導体チップ（１１ａ）の加工歪層を除去す
るためのエツチングは、リード線ρυを接続する前に行
ってもよいし、後に行ってもよい。このエツチングの深
さは、加工歪層を完全忙除去するために少なくとも３０
μｍとすることが好ましく、より好ましくは５０〜１０
０μｍである。
るためのエツチングは、リード線ρυを接続する前に行
ってもよいし、後に行ってもよい。このエツチングの深
さは、加工歪層を完全忙除去するために少なくとも３０
μｍとすることが好ましく、より好ましくは５０〜１０
０μｍである。
（ｈ） 絶縁層■として樹脂被覆体−との密着のよい
材料を使ったときに、本発明は特に有効である。
材料を使ったときに、本発明は特に有効である。
しかし、この密着のよくない材料を使ったときでも、本
発明が有効であることに変わりはない。
発明が有効であることに変わりはない。
＋ｉ＋ 絶縁層（至）をポリエステル系樹脂で作る場
合にもボリミイド系樹脂の場合と同様な効果が得られる
。
合にもボリミイド系樹脂の場合と同様な効果が得られる
。
（ハ 樹脂被覆体−の成形をインジェクションモールド
法で行ってもよい。残留応力が問題となる点においてイ
ンジェクションモールド法とトランスファモールド法は
共通しているため、本発明もこれらの成形方法の両方に
有効である。
法で行ってもよい。残留応力が問題となる点においてイ
ンジェクションモールド法とトランスファモールド法は
共通しているため、本発明もこれらの成形方法の両方に
有効である。
（ｋｌ 粒子（１３以外のスペーサ又は別の方法で、
ろう接層（１２りの厚さを調整しても差支えない。
ろう接層（１２りの厚さを調整しても差支えない。
第１図、第２図、第３図、及び第４図は、従来の方法忙
於ける半導体装置を工程順忙示す一部切欠断面図である
。第５図は本発明の実施例に係わる半導体装置の製造方
法に於ける半導体ウェファなろう接する前の状態を示す
正面図、第６図は第５図のＶｌ−Ｖｌ線断面図、第７図
は半導体ウェファの一部拡大断面図、第８図はろう接層
の積層体を示す正面図、第９図は第８図の一部拡大断面
図、第１０図は切断後の積層チップを示す斜視図、縞図
は樹脂被覆体を設けた状態を示す断面図、第１５図は第
１４図の一部拡大断面図である。第１６図はろう接層（
１２りの厚さの平均値と逆電圧の変化値の平均値との関
係を示す特性図である。 尚、図面に用いられている符号に於いて、αυは半導体
ウェファ、（１１りは半導体チップ、Ｑ２は半田ウェフ
ァ、（１２，ｌ）はろう接層、 Ｑ３はＮｉ粒子、０４
）は支持台、（Ｉっはおもり、（１６１はシリコン基体
、（ＩηはＮｉ電極、ａ引１半導体ウェファ積層体、■
は積層チップ、Ｑυはリードｍ％曽は突出部、（２）は
パッシベーション用絶縁層、（ハ）は樹脂被横体である
。 代理人 高野則次
於ける半導体装置を工程順忙示す一部切欠断面図である
。第５図は本発明の実施例に係わる半導体装置の製造方
法に於ける半導体ウェファなろう接する前の状態を示す
正面図、第６図は第５図のＶｌ−Ｖｌ線断面図、第７図
は半導体ウェファの一部拡大断面図、第８図はろう接層
の積層体を示す正面図、第９図は第８図の一部拡大断面
図、第１０図は切断後の積層チップを示す斜視図、縞図
は樹脂被覆体を設けた状態を示す断面図、第１５図は第
１４図の一部拡大断面図である。第１６図はろう接層（
１２りの厚さの平均値と逆電圧の変化値の平均値との関
係を示す特性図である。 尚、図面に用いられている符号に於いて、αυは半導体
ウェファ、（１１りは半導体チップ、Ｑ２は半田ウェフ
ァ、（１２，ｌ）はろう接層、 Ｑ３はＮｉ粒子、０４
）は支持台、（Ｉっはおもり、（１６１はシリコン基体
、（ＩηはＮｉ電極、ａ引１半導体ウェファ積層体、■
は積層チップ、Ｑυはリードｍ％曽は突出部、（２）は
パッシベーション用絶縁層、（ハ）は樹脂被横体である
。 代理人 高野則次
Claims (1)
- 【特許請求の範囲】 （１）積層されている複数枚の半導体チップと、鉛（Ｐ
ｂ）を９０重量％以上含むろう材からなり且つ平均６０
〜１００μｍの厚さを有し且つ前記半導体チップの側面
よりも突出する部分を有した状態で前記複数枚の半導体
チップの相互間に介在しているろう接層と、 前記複数枚の半導体チップと前記ろ５接層と力１ら成る
積層チップの両端に接続された一対のリード部材と、 前記積層チップの側面を被覆して〜する／くツシペーシ
ョン用絶縁層と、 型内に流動状態の樹脂を圧力を加えて押し込んで前記盤
内にて固化させる樹脂モールド法により設けた前記パッ
シベーション用絶縁層を被覆する樹脂被覆体と から成る樹脂モールド半導体装置。 （２）前記ろう材がＰｂ −Ｓｎ半田である特許請求の
範囲第１項記載の樹脂モールド半導体装置。 （３）前記パッシベーション用絶縁層はポリイミド系樹
脂層である特許請求の範囲第１項記載の樹脂モールド半
導体装置。 （４）前記パッシベーション用絶縁層はポリエステル系
樹脂層である特許請求の範囲第１項記載の樹脂モールド
半導体装置。 （６）複数枚の半導体ウェファの相互間忙鉛（Ｐｂ）を
９０重量に以上含むろう材から成るろ５材つエ７アと、
平均粒径５０〜９０μｍを有し且つ後記の熱処理に於い
て粒状を実質的に維持することが可能な性質を有する粒
子とを介在させて前記複数枚の半導体ウェファを積層し
、且つ積層された前記半導体ウェファに積層方向の圧力
を加える工程と、 前記ろう材の融点以上の温度の熱処理を施して、前記粒
子がスペーサの役目を果すことによって平均６０〜１０
０μｍの厚さを有するろう接層が形成されるように前記
複数枚の半導体ウェファを接着して半導体ウェファ積層
体を作成する工程と、前記半導体ウェファ積層体を切断
して、複数の半導体チップが前記ろう接層によって接着
された積層チップを作成する工程と、 前記積層チップの両端Ｋ ＩＪ−ド部材を接続する前記
リード部材を接続する工程の前又は後に、半導体をエツ
チングするが前記ろう接層をエツチングし難いエツチン
グ手段によって前記積層チップの側面をエツチングし、
前記ろう接層の周縁が前記半導体チップの側面よりも突
出した状態とする工程と、 前記エツチングを行った後の前記積層チップの側面にパ
ッシベーション用絶縁層を設ける工程と、型内に流動状
態の樹脂を圧力を加えて押し込んで前記型内にて固化さ
せる樹脂モールド法忙より、前記パッシベーション用絶
縁層を樹脂で被覆して樹脂被覆体を設ける工程と から成る樹脂モールド半導体装置の製造方法。 （７）前記ろ５材がＰｂ ＋ ８ｎ半田であり、前記ろ
う材ウェファが３００μｍ以上の厚さを有する半田ウェ
ファである特許請求の範囲第６項記載の樹脂モールド半
導体装量の製造方法。 （８）前記粒子がニッケル（Ｎｉ）粒子である特許請求
の範囲第６項記載の樹脂モールド半導体装置の製造方法
。 （９）前記半導体チップがシリコン整流ダイオードチッ
プであり、前記エツチング手段がＨＦ −ＨＮＯ３系の
混酸による化学エツチング法であり、前記ろう接層の突
出の量が３０μｍ以上である特許請求の範囲第６項記載
の樹脂モールド半導体装置の製造方法。 ＱＧ 前記パッシベーション用絶縁層はポリイミド系
樹脂層である特許請求の範囲第６項記載の樹脂モールド
半導体装置の製造方法。 ｑυ 前記パッシベーション用絶縁層はポリエステル系
樹脂層である特許請求の範囲第６項記載の樹脂モールド
半導体装置の製造方法。 ａり 前記樹脂モールド法はトランスファモールド法
である特許請求の範囲第６項記載の樹脂モールド半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129587A JPS5848955A (ja) | 1981-08-19 | 1981-08-19 | 樹脂モールド半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129587A JPS5848955A (ja) | 1981-08-19 | 1981-08-19 | 樹脂モールド半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848955A true JPS5848955A (ja) | 1983-03-23 |
| JPS6335105B2 JPS6335105B2 (ja) | 1988-07-13 |
Family
ID=15013128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129587A Granted JPS5848955A (ja) | 1981-08-19 | 1981-08-19 | 樹脂モールド半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848955A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100355047C (zh) * | 2003-09-29 | 2007-12-12 | 三垦电气株式会社 | 半导体装置的制法以及半导体芯片组装体的保护树脂涂敷装置 |
| DE102015118459A1 (de) | 2014-11-10 | 2016-05-12 | Denso Corporation | Diode |
-
1981
- 1981-08-19 JP JP56129587A patent/JPS5848955A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100355047C (zh) * | 2003-09-29 | 2007-12-12 | 三垦电气株式会社 | 半导体装置的制法以及半导体芯片组装体的保护树脂涂敷装置 |
| DE102015118459A1 (de) | 2014-11-10 | 2016-05-12 | Denso Corporation | Diode |
| US9583642B2 (en) | 2014-11-10 | 2017-02-28 | Denso Corporation | Diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6335105B2 (ja) | 1988-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| US5304842A (en) | Dissimilar adhesive die attach for semiconductor devices | |
| US6232650B1 (en) | Semiconductor device having a chip mounted on a flexible substrate with separated insulation layers to prevent short-circuiting | |
| DE102014104630B4 (de) | Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend | |
| US7943431B2 (en) | Leadless semiconductor package and method of manufacture | |
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US6002173A (en) | Semiconductor device package with metal-polymer joint of controlled roughness | |
| JPH0864634A (ja) | 半導体装置およびその製造方法 | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| CN117558699A (zh) | 通过3d堆叠解决方案的qfn上的smd集成 | |
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| US20170186674A1 (en) | Semiconductor packages and methods for forming same | |
| JPH09289269A (ja) | 半導体装置 | |
| US3581387A (en) | Method of making strip mounted semiconductor device | |
| US7023027B2 (en) | Diode package having an anode and a cathode formed on one surface of a diode chip | |
| JPS5848955A (ja) | 樹脂モールド半導体装置の製造方法 | |
| US3395447A (en) | Method for mass producing semiconductor devices | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| JP2000150705A (ja) | 半導体装置およびその製造方法 | |
| JP2003068959A (ja) | 半導体装置 | |
| JP2005109526A (ja) | 半導体装置 | |
| JP2795687B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS61241954A (ja) | 半導体装置 | |
| JPH06120270A (ja) | 半導体装置 | |
| JPH0525182B2 (ja) |