JPS5848053A - マスクパタ−ンの間隙発生防止方法 - Google Patents
マスクパタ−ンの間隙発生防止方法Info
- Publication number
- JPS5848053A JPS5848053A JP56145462A JP14546281A JPS5848053A JP S5848053 A JPS5848053 A JP S5848053A JP 56145462 A JP56145462 A JP 56145462A JP 14546281 A JP14546281 A JP 14546281A JP S5848053 A JPS5848053 A JP S5848053A
- Authority
- JP
- Japan
- Prior art keywords
- rectangle
- memory
- data
- mask
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マスクパターンの間隙発生防止方法に関し、
特に露光パターンを矩形に分割して蕗九を行なうことに
よってマスクパターンを作成するマスク露光装置におけ
るマスクパターンの間隙発生防止方法に関する。
特に露光パターンを矩形に分割して蕗九を行なうことに
よってマスクパターンを作成するマスク露光装置におけ
るマスクパターンの間隙発生防止方法に関する。
最近、ＬＳＩ、ハイブリッドＩＣその他の微細パターン
等のエツチング用マスクを作成するための露光Ｅ置とし
てバリアプルアノや一チェア露光装置が用いられている
。該露光装置は露光すべきパターンを複数の矩形に分割
して鱈光全行なうもので、各々の矩形の露光は該矩形を
表わす与えられた矩形データに応じた矩形開口を機誠的
なシャッタによｐ形成して行ガう。
等のエツチング用マスクを作成するための露光Ｅ置とし
てバリアプルアノや一チェア露光装置が用いられている
。該露光装置は露光すべきパターンを複数の矩形に分割
して鱈光全行なうもので、各々の矩形の露光は該矩形を
表わす与えられた矩形データに応じた矩形開口を機誠的
なシャッタによｐ形成して行ガう。
ところが、このよう々露光装置においては、露光装置の
シャッタ寸法やシャッタ位置合せの機械的精度の限界か
ら、各矩形・母ターンが相接する箇所に例えば１ミクロ
ン程度の間隙が生じる場合があバこのような間隙のある
マスクでＬＳＩ等の膜形成を行々９と・ヤターン切れ等
の不良を生じるおそれがある。
シャッタ寸法やシャッタ位置合せの機械的精度の限界か
ら、各矩形・母ターンが相接する箇所に例えば１ミクロ
ン程度の間隙が生じる場合があバこのような間隙のある
マスクでＬＳＩ等の膜形成を行々９と・ヤターン切れ等
の不良を生じるおそれがある。
このような間隙の発生を防止するため、従来、所望する
マスクの１０倍程度の大きさのマスクを上記露光装置に
よって作成し、このマスクを縮少して所望寸法のマスク
を作成することにより上記間隙を吸収し消去していた。
マスクの１０倍程度の大きさのマスクを上記露光装置に
よって作成し、このマスクを縮少して所望寸法のマスク
を作成することにより上記間隙を吸収し消去していた。
しかし方から、前記従来形においては、所望寸法のマス
クを作成する場合にマスクの縮少等を行なう必要がある
ため、マスク作成に余分の手間を要するという不都合が
あった。
クを作成する場合にマスクの縮少等を行なう必要がある
ため、マスク作成に余分の手間を要するという不都合が
あった。
本発明の目的は、前述の従来形における問題点にかんが
み、マスクパターンの間隙発生防止方法において、露光
装置に入力する矩形データを所定の手順により予め補正
しておくという構想にもとづき、マスクの才宿少笠によ
ってマスクパターンの間隙を吸収する手間を省き、簡単
な手順によって自動的かつ確実にマスクパターンの間隙
発生全防止しＬＳＩ等の膜形成におけるパターン切れ等
の不具合を除去することにある。
み、マスクパターンの間隙発生防止方法において、露光
装置に入力する矩形データを所定の手順により予め補正
しておくという構想にもとづき、マスクの才宿少笠によ
ってマスクパターンの間隙を吸収する手間を省き、簡単
な手順によって自動的かつ確実にマスクパターンの間隙
発生全防止しＬＳＩ等の膜形成におけるパターン切れ等
の不具合を除去することにある。
本発明は、Ｍ元パターンを矩形に分割し各矩形に対応す
るｉ４ターンデータにもとづき各矩形ごとに露光を行な
うことによってマスクツ母ターンを作成するマスク露光
装置におけるマスクツ（ターンのの間隙発生防止方法に
おいて、互に相接する矩形の内の第１の矩形の１辺が第
２の矩形の１辺内に含まれる場合には該第１の矩形の該
１片を微少幅だけ外方へ移動する如く該第１の矩形を拡
張し、互に相接する矩形の内の第１の矩形の１辺の１部
と第２の矩形の１辺の１部とが接する場合には相接する
部分の辺を中央に含む微少幅の矩形のパターンデータを
新たに発生することを特徴とする。
るｉ４ターンデータにもとづき各矩形ごとに露光を行な
うことによってマスクツ母ターンを作成するマスク露光
装置におけるマスクツ（ターンのの間隙発生防止方法に
おいて、互に相接する矩形の内の第１の矩形の１辺が第
２の矩形の１辺内に含まれる場合には該第１の矩形の該
１片を微少幅だけ外方へ移動する如く該第１の矩形を拡
張し、互に相接する矩形の内の第１の矩形の１辺の１部
と第２の矩形の１辺の１部とが接する場合には相接する
部分の辺を中央に含む微少幅の矩形のパターンデータを
新たに発生することを特徴とする。
以下図面を用いて本発明の１実施例を説明する。
本発明においては、例えば第１図に示すような露光すべ
きパターンを、第２図に示すように矩形Ａ。
きパターンを、第２図に示すように矩形Ａ。
Ｂ、Ｃに分割し、各矩形Ａ、Ｂ、Ｃ’に表わすパターン
データ、例えば各矩形の対角２点を表わす座標データ（
Ｘｌ＊Ｙｔ：Ｘｍ＋Ｙｓ）＋ （Ｘｓ、Ｙｓ：Ｘ４ｒ
Ｙ４）ｒ （Ｘｓ、ＹＳ： Ｘｓ ｒ ＹＳ ）を前記
のバリアプル・アパチュア籟光装置等の多算元装置に与
えて各矩形ごとに露光を行なう。但し、このよう彦座標
データをそのまま用いて露光を行々うと前述の理由によ
って、第３図のように各矩形Ａ、ＢまたはＢ、Ｃの間に
間隙Ｇ１またはＧ２を生ずるおそれがある。そのため本
発明においては後に詳述する原則によって、第４図点線
のように、短形Ｂの矩形Ａと相接する辺を矩形Ａ側に若
干移動する如く矩形ｆ３ｆ：拡大するように矩形Ｂの座
標データを補正し、矩形Ａ、Ｂ間に間隙Ｇ１が生ずるこ
とを防止している。また、矩形１部Ｃ間の間隙Ｇ２は両
矩形Ｂ、Ｃの相接する部分の辺を含む、第４図斜線で示
されるよう々、新たな矩形りを追加してＭ元することＶ
Ｃよって防止している。
データ、例えば各矩形の対角２点を表わす座標データ（
Ｘｌ＊Ｙｔ：Ｘｍ＋Ｙｓ）＋ （Ｘｓ、Ｙｓ：Ｘ４ｒ
Ｙ４）ｒ （Ｘｓ、ＹＳ： Ｘｓ ｒ ＹＳ ）を前記
のバリアプル・アパチュア籟光装置等の多算元装置に与
えて各矩形ごとに露光を行なう。但し、このよう彦座標
データをそのまま用いて露光を行々うと前述の理由によ
って、第３図のように各矩形Ａ、ＢまたはＢ、Ｃの間に
間隙Ｇ１またはＧ２を生ずるおそれがある。そのため本
発明においては後に詳述する原則によって、第４図点線
のように、短形Ｂの矩形Ａと相接する辺を矩形Ａ側に若
干移動する如く矩形ｆ３ｆ：拡大するように矩形Ｂの座
標データを補正し、矩形Ａ、Ｂ間に間隙Ｇ１が生ずるこ
とを防止している。また、矩形１部Ｃ間の間隙Ｇ２は両
矩形Ｂ、Ｃの相接する部分の辺を含む、第４図斜線で示
されるよう々、新たな矩形りを追加してＭ元することＶ
Ｃよって防止している。
第５図は、本発明の方法’（ｒ実施するためのパターン
データ処理装置を示す。同図の装ｂ−は、各処理段階に
おける）９ターンデータ全記憶するためのメモリ１ 、
２ 、３、メモリ１に記憶されたノ母ターンデータを認
識し矩形分割に必要なデータを作成する認識回路４、メ
七り２に記憶されたパターンデータを矩形分割する分割
回路５、比較回路６、第１補正回路７、第２補正回路８
および変換回路９を具備する。
データ処理装置を示す。同図の装ｂ−は、各処理段階に
おける）９ターンデータ全記憶するためのメモリ１ 、
２ 、３、メモリ１に記憶されたノ母ターンデータを認
識し矩形分割に必要なデータを作成する認識回路４、メ
七り２に記憶されたパターンデータを矩形分割する分割
回路５、比較回路６、第１補正回路７、第２補正回路８
および変換回路９を具備する。
第５図の・母ターンデータ処理装置の動作を説明する。
メモリ１にはコンピュータ等で自動発生されるかあるい
はディジタイザ等で作成された入カバターンデータＤ工
Ｎが入力され記憶される。該入力Ａ！ ター ンデータ
ＤＩＮは例えば第１図の露光パターンにおける各折点の
座標ヲ表わすデータとして与えられる。次に、認識回路
４においてメモリ１に記憶された座標データから矩形分
割に必要なデータが認識され抽出されてメモリ２に記憶
される。
はディジタイザ等で作成された入カバターンデータＤ工
Ｎが入力され記憶される。該入力Ａ！ ター ンデータ
ＤＩＮは例えば第１図の露光パターンにおける各折点の
座標ヲ表わすデータとして与えられる。次に、認識回路
４においてメモリ１に記憶された座標データから矩形分
割に必要なデータが認識され抽出されてメモリ２に記憶
される。
すなわち第２図に示すような各矩形の対角２点の座標デ
ータＸＩ ＊ Ｙｌ ：Ｘ！ ＋ Ｙｚ ；Ｘｓ ＃
ＹＳ ：Ｘ４１Ｙ４ ：Ｘｓ 、 Ｙｌｌ ：Ｘ−、ｙ
ｓが認識されメモリ２に記憶される。さらに、メモリ２
に記憶された座標データは分割回路５において第２図の
各矩形Ａ。
ータＸＩ ＊ Ｙｌ ：Ｘ！ ＋ Ｙｚ ；Ｘｓ ＃
ＹＳ ：Ｘ４１Ｙ４ ：Ｘｓ 、 Ｙｌｌ ：Ｘ−、ｙ
ｓが認識されメモリ２に記憶される。さらに、メモリ２
に記憶された座標データは分割回路５において第２図の
各矩形Ａ。
Ｂ、Ｃごとに分割整理されてメモリ３に記憶される。す
なわちメモリ３に記憶される座標データは矩形Ａ・・・
・・・ＸＩ ＋ＹｔおよびＸ２．Ｙｌｌ矩形Ｂ・・・・
・・Ｘｓ、ＹｓおよびＸ ４ ｔ Ｙ ４矩形Ｃ・・・
・・・Ｘｓ 、 ＹＳおよびＸａ 、 Ｙｓのように矩
形ごとに分類記憶される。
なわちメモリ３に記憶される座標データは矩形Ａ・・・
・・・ＸＩ ＋ＹｔおよびＸ２．Ｙｌｌ矩形Ｂ・・・・
・・Ｘｓ、ＹｓおよびＸ ４ ｔ Ｙ ４矩形Ｃ・・・
・・・Ｘｓ 、 ＹＳおよびＸａ 、 Ｙｓのように矩
形ごとに分類記憶される。
このようにしてメモリ３に記憶された座標データは比較
回路６に読み出され、補正が必要かどうかおよび補正の
種類が判断される。よシ詳細に説明すると、比較回路６
はメモリ３に記憶された各矩形の座標データを互に比較
し相接する９目形があるかどうか（例えばＸ座標値が一
致するかどうか）を判断するとともに、相接する矩形の
イ［］接する辺の状態を判断する。すなわち、第２図に
おける矩形Ａ、Ｈのように一方の矩形Ｂの辺が他方の矩
形Ａの辺に含１わでいる場合（Ｙｌ≦Ｙ３≦Ｙ２゜Ｙ１
≦Ｙ４≦Ｙ２の場合）は第１補正回路７に各座標データ
および補正指令信号を入力する。これに対して、第２図
における矩形Ｂ、Ｃのように、一方のケ（１形Ｂの辺が
他方の矩形Ｃの辺と互に部分的に重なり合っている場合
（Ｙｓ≦Ｙ６≦Ｙａ 、 Ｙｓ≦Ｙｓ≦Ｙ６の場合）は
第２補正回路８に各座標データおよび補正指令信号を入
力する。
回路６に読み出され、補正が必要かどうかおよび補正の
種類が判断される。よシ詳細に説明すると、比較回路６
はメモリ３に記憶された各矩形の座標データを互に比較
し相接する９目形があるかどうか（例えばＸ座標値が一
致するかどうか）を判断するとともに、相接する矩形の
イ［］接する辺の状態を判断する。すなわち、第２図に
おける矩形Ａ、Ｈのように一方の矩形Ｂの辺が他方の矩
形Ａの辺に含１わでいる場合（Ｙｌ≦Ｙ３≦Ｙ２゜Ｙ１
≦Ｙ４≦Ｙ２の場合）は第１補正回路７に各座標データ
および補正指令信号を入力する。これに対して、第２図
における矩形Ｂ、Ｃのように、一方のケ（１形Ｂの辺が
他方の矩形Ｃの辺と互に部分的に重なり合っている場合
（Ｙｓ≦Ｙ６≦Ｙａ 、 Ｙｓ≦Ｙｓ≦Ｙ６の場合）は
第２補正回路８に各座標データおよび補正指令信号を入
力する。
第１補正回路７は、矩形Ｂの左辺全第４図矢印の如く、
す々わち矩形Ｂの左辺を微少幅だけ左方へ移動する如く
、矩形Ｂを点線のように拡張する。
す々わち矩形Ｂの左辺を微少幅だけ左方へ移動する如く
、矩形Ｂを点線のように拡張する。
この場合の拡張幅は崖光装置のシャッタの位献合せ精度
等から予想される最大幅の間隙を補正できる値とされる
３、第１補正回路７は、このようにして拡張された矩形
Ｂの新たな座標データＸ３’ 、 Ｙｓ：Ｘ４．Ｙ４）
ｅメモリ３に入力し、矩形Ｂの元の座標データ（Ｘｓ
、Ｙ３ ：Ｘ４ 、 Ｙ４ ）と置きかえ記憶させる。
等から予想される最大幅の間隙を補正できる値とされる
３、第１補正回路７は、このようにして拡張された矩形
Ｂの新たな座標データＸ３’ 、 Ｙｓ：Ｘ４．Ｙ４）
ｅメモリ３に入力し、矩形Ｂの元の座標データ（Ｘｓ
、Ｙ３ ：Ｘ４ 、 Ｙ４ ）と置きかえ記憶させる。
第２補正回路８は、矩形Ｂ、Ｃの互に重なり合う部分の
辺を中央に含む前記と同様の微少幅の矩形りを新たに発
生させ、該矩形りの座標データ（Ｘテ、Ｙｓ：Ｘｓ、Ｙ
ｓ）をメモリ３に新たに書き込む。
辺を中央に含む前記と同様の微少幅の矩形りを新たに発
生させ、該矩形りの座標データ（Ｘテ、Ｙｓ：Ｘｓ、Ｙ
ｓ）をメモリ３に新たに書き込む。
このようにして、メモリ３には矩形Ａ１拡張された矩形
Ｂ１矩形Ｃおよび追加された矩形りの座標データが記憶
され、変換回路９においてこれらの座標データが露光装
置に適した出力データ１）ＯＵＴに変換されてｇ光装置
に入力される。
Ｂ１矩形Ｃおよび追加された矩形りの座標データが記憶
され、変換回路９においてこれらの座標データが露光装
置に適した出力データ１）ＯＵＴに変換されてｇ光装置
に入力される。
なお、上述においては露光パターンをＹ軸すなわち図面
縦方向の軸に沿って矩形・臂ターンに分割する場合につ
き説明したが、本発明はこれに限らずＸ軸すなわち図面
横方向の軸に沿って分割を行左うことができることは明
らかである。
縦方向の軸に沿って矩形・臂ターンに分割する場合につ
き説明したが、本発明はこれに限らずＸ軸すなわち図面
横方向の軸に沿って分割を行左うことができることは明
らかである。
上述のように、本発明によれば、露光装置に入力される
露光データを予め補正しておくことによシ、マスクの縮
少等によってマスクツやターンの間隙を吸収する手間が
省かれ、簡単な手順によって自動的かつ確実にマスクツ
臂ターンの間隙発生を防止することができ、ＬＳＩ等の
膜生成におけるパターン切れ等の不具合を除去すること
ができる。
露光データを予め補正しておくことによシ、マスクの縮
少等によってマスクツやターンの間隙を吸収する手間が
省かれ、簡単な手順によって自動的かつ確実にマスクツ
臂ターンの間隙発生を防止することができ、ＬＳＩ等の
膜生成におけるパターン切れ等の不具合を除去すること
ができる。
第１図は、露光すべきパターンの１例を示すパターン図
、 第２図は、第１図のパターンの矩形分割の方法の１例を
示すパターン図、 第３図は、各矩形の間に間隙を生じた状態を示すノやタ
ーン図、 第４図は、本発明の１実施例に係る間隙発生防止方法を
説明するためのパターン図、そして第５図は、本発明の
１実施例に係る間隙発生防止方法を行なうためのパター
ンデータ処理装置を示すブロック回路図でるる。 １ 、２ 、３・・・メモリ、４・・・認識回路、５・
・・分割回路、６・・・比較回路、７・・・第１補正回
路、８・・・第２補正回路、９・・・変換回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西舘和之 弁理士 内田幸男 弁理士 山 口 昭 之
、 第２図は、第１図のパターンの矩形分割の方法の１例を
示すパターン図、 第３図は、各矩形の間に間隙を生じた状態を示すノやタ
ーン図、 第４図は、本発明の１実施例に係る間隙発生防止方法を
説明するためのパターン図、そして第５図は、本発明の
１実施例に係る間隙発生防止方法を行なうためのパター
ンデータ処理装置を示すブロック回路図でるる。 １ 、２ 、３・・・メモリ、４・・・認識回路、５・
・・分割回路、６・・・比較回路、７・・・第１補正回
路、８・・・第２補正回路、９・・・変換回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西舘和之 弁理士 内田幸男 弁理士 山 口 昭 之
Claims (1)
- 露光パターンを矩形に分割し各矩形に対応するパターン
データにもとづき各矩形ごとに露光を行なうことによっ
てマスクツ９ターンを作成するマスク露光装置における
マスクパターンの間隙発生防止方法において、互に相接
する矩形の内の第１の矩形の１辺が第２の矩形の１辺内
に含まれる場合には該第１の矩形の該」片を微少幅だけ
外方へ移動する如く該第１の矩形を拡張し、互に相接す
る矩形の内の第１の矩形の１辺の１部と第２の矩形の１
辺の１部とが接する場合には相接する部分の辺を中央に
含む微少幅の矩形のパターンデータを新たに発生するこ
とを特徴とするマスクパターンの間隙発生防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145462A JPS5848053A (ja) | 1981-09-17 | 1981-09-17 | マスクパタ−ンの間隙発生防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145462A JPS5848053A (ja) | 1981-09-17 | 1981-09-17 | マスクパタ−ンの間隙発生防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848053A true JPS5848053A (ja) | 1983-03-19 |
| JPS6212506B2 JPS6212506B2 (ja) | 1987-03-19 |
Family
ID=15385791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145462A Granted JPS5848053A (ja) | 1981-09-17 | 1981-09-17 | マスクパタ−ンの間隙発生防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218650A (ja) * | 1984-04-16 | 1985-11-01 | Canon Inc | パタ−ン露光方法 |
-
1981
- 1981-09-17 JP JP56145462A patent/JPS5848053A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218650A (ja) * | 1984-04-16 | 1985-11-01 | Canon Inc | パタ−ン露光方法 |
| JPH0585895B2 (ja) * | 1984-04-16 | 1993-12-09 | Canon Kk |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6212506B2 (ja) | 1987-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100475621B1 (ko) | 반도체 집적 회로 장치, 그 제조 방법 및 마스크의 제작방법 | |
| US6340542B1 (en) | Method of manufacturing a semiconductor device, method of manufacturing a photomask, and a master mask | |
| US8119308B2 (en) | Photomask, apparatus for manufacturing semiconductor device having the photomask, and method of manufacturing semiconductor device using the photomask | |
| JP4047725B2 (ja) | レチクル／マスク書き込みのためのデータ管理方法 | |
| WO2008033879A2 (en) | Method for achieving compliant sub-resolution assist features | |
| US11763057B2 (en) | Critical dimension uniformity | |
| US20050257188A1 (en) | Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein | |
| CN115034170A (zh) | 形成电路布局图的方法及系统与产生单元布局的方法 | |
| JP2001296645A (ja) | ホトマスク並びに光近接効果補正用データの処理方法及び装置 | |
| KR20010039544A (ko) | 반도체 집적 회로의 노광 방법 및 노광 장치 | |
| US20040029024A1 (en) | Exposure method, mask fabrication method, fabrication method of semiconductor device, and exposure apparatus | |
| JP3998458B2 (ja) | 波長に依存しないリソグラフィ用の露光パターン生成方法及び露光パターン生成装置 | |
| US6622297B2 (en) | Pattern correcting method and pattern verifying method | |
| JPS6298724A (ja) | 電子線描画装置 | |
| JPS5848053A (ja) | マスクパタ−ンの間隙発生防止方法 | |
| US20100042967A1 (en) | Meef reduction by elongation of square shapes | |
| JPH06168869A (ja) | 電子線描画方法及びその装置 | |
| JP3119202B2 (ja) | マスクパターン自動発生方法およびマスク | |
| JP4562934B2 (ja) | フォトマスクデータのｏｐｃ補正処理の検証方法 | |
| KR20080018039A (ko) | 오프 그리드 방지를 위한 ｏｐｃ 처리방법 | |
| JP3592098B2 (ja) | マスクパターン作成方法および装置 | |
| JP3057580B2 (ja) | 露光装置及びこれを用いたレイアウトデータの作成方法 | |
| JPH02139911A (ja) | レチクル作成方法 | |
| JPH1187223A (ja) | 電子ビーム露光装置及び電子ビーム露光方法 | |
| JP2000138159A (ja) | マスクパターン作成方法および装置 |