JPS5847467Y2 - 情報取得回路 - Google Patents
情報取得回路Info
- Publication number
- JPS5847467Y2 JPS5847467Y2 JP15394778U JP15394778U JPS5847467Y2 JP S5847467 Y2 JPS5847467 Y2 JP S5847467Y2 JP 15394778 U JP15394778 U JP 15394778U JP 15394778 U JP15394778 U JP 15394778U JP S5847467 Y2 JPS5847467 Y2 JP S5847467Y2
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- information
- board unit
- storage means
- acquisition circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【考案の詳細な説明】
この考案はプリント板ユニットの動作履歴の取得に関す
る。
る。
多数のプリント板ユニットから構成された電子計算機等
においては、電子計算機に障害が発生するとプリント板
単位に障害場所な切り分け、障害の発生原因となったプ
リント板を早急に取り替えてその障害発生プリント板内
の障害原因の追求は後刻、工場で精密検査を行なってい
る。
においては、電子計算機に障害が発生するとプリント板
単位に障害場所な切り分け、障害の発生原因となったプ
リント板を早急に取り替えてその障害発生プリント板内
の障害原因の追求は後刻、工場で精密検査を行なってい
る。
従来この精密検査においては種々の条件を設定し障害状
況を再現させるが工場での再現性がない場合、根本的な
障害原因な検出出来なかった。
況を再現させるが工場での再現性がない場合、根本的な
障害原因な検出出来なかった。
この考案は以上の欠点な克服することな目的とし、この
目的は本考案では種々の回路を塔載したプリント板ユニ
ットにおいて、所定の契機毎に、プリント板ユニットに
塔載した回路の各種情報を書込むと共に記憶領域をリン
グ状に連結した不揮発性の情報記憶手段と、最終に書込
んだ情報な記憶する情報記憶手段の位置を示す不揮発性
のポインタ記憶手段とを設けたことにより、遠戚される
。
目的は本考案では種々の回路を塔載したプリント板ユニ
ットにおいて、所定の契機毎に、プリント板ユニットに
塔載した回路の各種情報を書込むと共に記憶領域をリン
グ状に連結した不揮発性の情報記憶手段と、最終に書込
んだ情報な記憶する情報記憶手段の位置を示す不揮発性
のポインタ記憶手段とを設けたことにより、遠戚される
。
以下この考案を図により詳しく説明する。
図はこの考案に基くプリント・板ユニットの一実施例図
である。
である。
図において、１はプリント板ユニット、２は電気的に書
込可能な不揮発性のリードオンリーメモリ（ＲＯＭ以下
ＲＯＭと呼ぶ）、３は電気的に書込可能なＲＯＭによる
ポインタレジスタ４〜５はプリント板ユニット上の各種
回路中の動作状況を把握するためのレジスタ類であり、
６はＲＯＭの読出し端子、７はゲート回路である。
込可能な不揮発性のリードオンリーメモリ（ＲＯＭ以下
ＲＯＭと呼ぶ）、３は電気的に書込可能なＲＯＭによる
ポインタレジスタ４〜５はプリント板ユニット上の各種
回路中の動作状況を把握するためのレジスタ類であり、
６はＲＯＭの読出し端子、７はゲート回路である。
プリント板ユニット１が計算機等に組み込まれ動作して
いる時、そのプリント板ユニット−１二のレジスタ類４
〜５の値がゲート回路７の一定契機で開きリング状に連
結されたＲＯＭ２中にコピーされる。
いる時、そのプリント板ユニット−１二のレジスタ類４
〜５の値がゲート回路７の一定契機で開きリング状に連
結されたＲＯＭ２中にコピーされる。
この時書込んだＲＯＭのアドレスな指すようにポインタ
レジスタ３の値が更新される。
レジスタ３の値が更新される。
以下同様にこのプリント板が計算機等に組み込まれてい
る限り、動作状況の把握可能なレジスタ類の値がＲＯＭ
２の中に書込まれる。
る限り、動作状況の把握可能なレジスタ類の値がＲＯＭ
２の中に書込まれる。
以上のプリント板ユニット１が障害発生プリント板とし
て計算機等から摘出されても、ＲＯＭ２の中に書込まれ
た情報は不揮発生メモリであるため、破壊されない。
て計算機等から摘出されても、ＲＯＭ２の中に書込まれ
た情報は不揮発生メモリであるため、破壊されない。
一方、工場でのプリント板ユニットの精密検査時には読
出端子６からＲＯＭ ２の値とポイントレジスタ３の値
を読出し、障害発生時点の証拠情報を得ることができ、
障害原因を短時間にしかも容易に究明出来る。
出端子６からＲＯＭ ２の値とポイントレジスタ３の値
を読出し、障害発生時点の証拠情報を得ることができ、
障害原因を短時間にしかも容易に究明出来る。
以上の説明ではポインタ記憶手段としてアドレスを示す
レジスタを用いたが、情報記憶手段中の１ピツトをポイ
ンタ記憶手段として流用する。
レジスタを用いたが、情報記憶手段中の１ピツトをポイ
ンタ記憶手段として流用する。
すなわち、最終に書込んだ欄のピットを順次論理′Ｘ
ｌ “とじ他の欄のピット論理ゝ０ “とする、等の手
法を用いてもよい。
ｌ “とじ他の欄のピット論理ゝ０ “とする、等の手
法を用いてもよい。
以上説明したように、この考案はプリント板ユニットに
記憶領域をリング状に連結した不揮発性の情報記憶手段
と、最後にこの情報記憶手段に書込んだ位置を示すポ・
ｆンタ記憶手段を設けることにより、プリント板ユニッ
トな精密検査し、障害原因な究明するのが、短時間かつ
容易に行える様になった。
記憶領域をリング状に連結した不揮発性の情報記憶手段
と、最後にこの情報記憶手段に書込んだ位置を示すポ・
ｆンタ記憶手段を設けることにより、プリント板ユニッ
トな精密検査し、障害原因な究明するのが、短時間かつ
容易に行える様になった。
また記憶された情報の分析により、従来究明不可能であ
った障害原因が多数判明している。
った障害原因が多数判明している。
図はこの考案に基くプリント板ユニットの一実施例であ
る。 図において、１はプリント板ユニット、２はＲＯＭ、３
はポインタレジスタ、４〜５はレジスタ類、６は読出端
子、７はゲート回路である。
る。 図において、１はプリント板ユニット、２はＲＯＭ、３
はポインタレジスタ、４〜５はレジスタ類、６は読出端
子、７はゲート回路である。
Claims (1)
- 種々の回路を塔載したプリント板ユニットにおいて、所
定の契機毎に、プリント板ユニットに塔載した回路の各
種情報を書込む不揮発性の情報記憶手段と、最終に書込
んだ情報な記憶する情報記憶手段の位置を示す不揮発性
のポインタ記憶手段とな設げたことな特徴とする情報取
得回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15394778U JPS5847467Y2 (ja) | 1978-11-08 | 1978-11-08 | 情報取得回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15394778U JPS5847467Y2 (ja) | 1978-11-08 | 1978-11-08 | 情報取得回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5570738U JPS5570738U (ja) | 1980-05-15 |
| JPS5847467Y2 true JPS5847467Y2 (ja) | 1983-10-29 |
Family
ID=29141610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15394778U Expired JPS5847467Y2 (ja) | 1978-11-08 | 1978-11-08 | 情報取得回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847467Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110162A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Stage tracer |
-
1978
- 1978-11-08 JP JP15394778U patent/JPS5847467Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5570738U (ja) | 1980-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009435A (ko) | 프로그램된 디바이스의 동작 조종 방법 및 장치 | |
| FR2381356B1 (fr) | Capacite de detection et de correction d'erreurs perfectionnee pour systeme de memoire | |
| JPS5847467Y2 (ja) | 情報取得回路 | |
| JPS5539994A (en) | Multiprocessor system | |
| JPS6146864B2 (ja) | ||
| JPS59101100A (ja) | 記憶装置の試験方式 | |
| JPS605022B2 (ja) | 記憶装置のエラー検出装置 | |
| JPS57167200A (en) | Memory backup circuit | |
| JPS585681A (ja) | 半導体メモリ試験装置 | |
| JPS5673361A (en) | Testing device of ic | |
| JPS6011400B2 (ja) | Ｉｃ試験装置 | |
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JPS5693191A (en) | Memory error correction and automatic diagnosis system | |
| JPS5637899A (en) | Memory malfunction detection system | |
| JPS6484341A (en) | In-circuit emulator | |
| JPS55122298A (en) | Memory test method | |
| SU584338A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
| SU1107126A1 (ru) | Устройство дл имитации сбоев | |
| JPH02123631U (ja) | ||
| JPS54113221A (en) | Failure detection system of control memory device | |
| JPS61261900A (ja) | 半導体集積回路装置 | |
| JPS55119761A (en) | Memory control unit | |
| JPS5489435A (en) | Common memory device control system | |
| JPH02126234U (ja) | ||
| JPS5847798B2 (ja) | 記憶装置 |