JPS5846668A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5846668A JPS5846668A JP14518081A JP14518081A JPS5846668A JP S5846668 A JPS5846668 A JP S5846668A JP 14518081 A JP14518081 A JP 14518081A JP 14518081 A JP14518081 A JP 14518081A JP S5846668 A JPS5846668 A JP S5846668A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- layer
- liquid crystal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 101100297714 Arabidopsis thaliana PIX13 gene Proteins 0.000 claims 1
- 101100453925 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KIN3 gene Proteins 0.000 claims 1
- 101100453926 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KIN4 gene Proteins 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 24
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 2
- 230000003068 static effect Effects 0.000 abstract 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 241001553014 Myrsine salicina Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は特に液晶表示装置圧用いて好適な半導体装置に
係わる。
係わる。
多数の表示部が水平及び垂直方向の互いにＮ交する２方
向忙配列されてなる、いわゆるマトリックス型液晶表示
装雪は、例えば第１図に示す構成を有する。ＩＩＥＩ■
においてＬＣはその水平、垂直方向の各液晶表示部を示
す。この液晶表示［ＬＣは、通常これらに共通の相対向
する対の基板間に液晶が封入され１両基板の内面に液晶
を挾んで互に対向する電極が形成されて成り、各表示部
に関して各−万の電極は共通の電極とし、他方の電極は
夫々独立に導出されている。又図において、１１）及び
１２：は夫々水平及びＩｌ［方向のシフトレジスタ及び
バッフ７等による制御回路部を示し、これに夫々水平及
び垂直の表示信号が与えられて水平及び１厘方向に関し
て夫々一方向Ｋ１１１次的にスイッチング素子としての
絶縁ゲート型電界効果トランジスタＭＯ８を通じて、各
液晶表示部ＬＣの一方の電１ｉＫｌ！示信号が与えられ
るようｋなされる。又、Ｃは各表示部ＬＣ／対して設け
ら２ｔｆｅ例えば１／６０秒間のフィールド備考期間中
の電荷蓄積用の容量を示す。
向忙配列されてなる、いわゆるマトリックス型液晶表示
装雪は、例えば第１図に示す構成を有する。ＩＩＥＩ■
においてＬＣはその水平、垂直方向の各液晶表示部を示
す。この液晶表示［ＬＣは、通常これらに共通の相対向
する対の基板間に液晶が封入され１両基板の内面に液晶
を挾んで互に対向する電極が形成されて成り、各表示部
に関して各−万の電極は共通の電極とし、他方の電極は
夫々独立に導出されている。又図において、１１）及び
１２：は夫々水平及びＩｌ［方向のシフトレジスタ及び
バッフ７等による制御回路部を示し、これに夫々水平及
び垂直の表示信号が与えられて水平及び１厘方向に関し
て夫々一方向Ｋ１１１次的にスイッチング素子としての
絶縁ゲート型電界効果トランジスタＭＯ８を通じて、各
液晶表示部ＬＣの一方の電１ｉＫｌ！示信号が与えられ
るようｋなされる。又、Ｃは各表示部ＬＣ／対して設け
ら２ｔｆｅ例えば１／６０秒間のフィールド備考期間中
の電荷蓄積用の容量を示す。
このような構成忙よる液晶表示装量に、かいては、その
回路素子例えばＭ、０８あるいは容量Ｃは、液晶表示部
と共通の基板上に設けられることが製造の簡易化及び装
置の小型化の上において望まれる。
回路素子例えばＭ、０８あるいは容量Ｃは、液晶表示部
と共通の基板上に設けられることが製造の簡易化及び装
置の小型化の上において望まれる。
この液晶駆動回路部例えばスイッチング用のＭＯＳトラ
ンジスタと容量Ｃとを含む駆動回路を液晶表示部と共通
の基板上に形成するものとしては、例えば前述した液晶
を封入する対の基板の一方の基。
ンジスタと容量Ｃとを含む駆動回路を液晶表示部と共通
の基板上に形成するものとしては、例えば前述した液晶
を封入する対の基板の一方の基。
板をシリコン基板によって構成し二にれにスイッチング
用のＭＯＳ゛あるいは容置／Ｃ等を形成するものが提案
さｊ、ているが、この場合、シリコン基体は、光透過性
が低いので液晶表示装置として、光透過型の液晶表示装
置を構成することができず一反射型としてのみ使用さｊ
ることに限定さｉる。
用のＭＯＳ゛あるいは容置／Ｃ等を形成するものが提案
さｊ、ているが、この場合、シリコン基体は、光透過性
が低いので液晶表示装置として、光透過型の液晶表示装
置を構成することができず一反射型としてのみ使用さｊ
ることに限定さｉる。
しかしながらこのような反射型液晶表示装置は、コント
ラストが低く投影グロジエクタとして連用できないなど
の欠点がある。又基板として光透過性を有するす７アイ
ヤサブストレイトを用い、これの上にシリコンをエピタ
キシャル成長した基板を用いることも考えられるが、こ
のような構成による透過型液晶表示装置は、そのす７ア
イヤサプスト°レイト上にシリコンをエピタキシャル成
長した基板自体が高価格であるという欠点がある。
ラストが低く投影グロジエクタとして連用できないなど
の欠点がある。又基板として光透過性を有するす７アイ
ヤサブストレイトを用い、これの上にシリコンをエピタ
キシャル成長した基板を用いることも考えられるが、こ
のような構成による透過型液晶表示装置は、そのす７ア
イヤサプスト°レイト上にシリコンをエピタキシャル成
長した基板自体が高価格であるという欠点がある。
本発明においては、光透過型の液晶表示装置に適用する
こと亀でき、又廉価に構成することができるようｋした
半導体装置を提供するものである。
こと亀でき、又廉価に構成することができるようｋした
半導体装置を提供するものである。
１［図を参照して本発明装置の一例を説明する。
ｗＥ２図は本発明装置の一例の要部の拡大断面を示す図
である。
である。
本発明においては、基板ａｔ＋を、設ける。この基板ａ
υは光透過性を有する廉価な基板、例えば純度の高い石
英ガラス基板によって構成し得る。そして、この基Ｉ［
Ｏυ上に全面的に低比抵抗の第１の半導体層ａ２を形成
する。この低比抵抗半導体層ａ３は、例えば化学的気相
成長法（ＣＶＤ）によって形成されたＮ形の不純物の燐
Ｐが高濃實をもってドープされｔ多結晶シリコーン層に
よって構成し得る。そしてこの第１の半導体層０３に対
して選択的酸化処理を施して、との＠１の半導体層Ｏ３
の一部を残して、すなわち、前述したＭＯ８のゲートと
なる部分Ｑ３と、容量Ｃの一方の電極となる部分ａＪと
を残して、他部を半導体層α２の全厚みに渡って酸化し
、厚い絶縁＃ａ！９を形成する。
υは光透過性を有する廉価な基板、例えば純度の高い石
英ガラス基板によって構成し得る。そして、この基Ｉ［
Ｏυ上に全面的に低比抵抗の第１の半導体層ａ２を形成
する。この低比抵抗半導体層ａ３は、例えば化学的気相
成長法（ＣＶＤ）によって形成されたＮ形の不純物の燐
Ｐが高濃實をもってドープされｔ多結晶シリコーン層に
よって構成し得る。そしてこの第１の半導体層０３に対
して選択的酸化処理を施して、との＠１の半導体層Ｏ３
の一部を残して、すなわち、前述したＭＯ８のゲートと
なる部分Ｑ３と、容量Ｃの一方の電極となる部分ａＪと
を残して、他部を半導体層α２の全厚みに渡って酸化し
、厚い絶縁＃ａ！９を形成する。
又、第１の半導体層０３よりなる部分０謙の表面を例え
ば熱酸化して８１０２酸化物牌より成る比鞭的厚い絶縁
層（至）を形成する。そして部分ａＪ上の絶縁層（至）
の一部を選択的にエツチング除去し、この部分０上の一
部と、他方の部分Ｉとの表面に、第１の絶縁ｗｏｅを、
例えば６００”Ｃ〜９００”Ｃノ低温熱酸化によって５
００λ〜１００ＯＡの所要の厚さ例えば７５０Ａの厚＃
に形成Ｌ、ｍ分Ｑ３トロ４上１／Ｃ夫＊ ｓ、ｏ２ゲー
ト酸化１ＩＩａｎと、静電容着を形成する誘電体層とし
ての絶縁層Ｉｌｌを形成する。
ば熱酸化して８１０２酸化物牌より成る比鞭的厚い絶縁
層（至）を形成する。そして部分ａＪ上の絶縁層（至）
の一部を選択的にエツチング除去し、この部分０上の一
部と、他方の部分Ｉとの表面に、第１の絶縁ｗｏｅを、
例えば６００”Ｃ〜９００”Ｃノ低温熱酸化によって５
００λ〜１００ＯＡの所要の厚さ例えば７５０Ａの厚＃
に形成Ｌ、ｍ分Ｑ３トロ４上１／Ｃ夫＊ ｓ、ｏ２ゲー
ト酸化１ＩＩａｎと、静電容着を形成する誘電体層とし
ての絶縁層Ｉｌｌを形成する。
そして、−例えば全面的に低比抵抗のｌ１ｌｌ’２０半
導体層ａ９を形成する。この半導体層ａ９は、例えば化
学的気相成長法によって形成されたＮ％ｉの不純物の燐
Ｐが高濃度をもってドニプされｔ多結晶シリコン層によ
って構成し得る。そして、仁のＩＥ２０半導体ＷａＳに
対して例えばフォトエッチジグを行って、第１の半導体
層ｏｚのゲート部分ａ３上の一部■と、これと所要の距
離を隔てて第１の半導体層０３の部分Ｉと他方の部分Ｉ
上とに跨り１１”厚い絶縁響ａＳ上の一部に延在する部
分ｑυとを残して他部をエツチング除去すると共に部分
＋２ＤＫ、部分Ｑ４１上の一部に対応する位置に１！り
を穿設する。このようにして、部分（２１及び（イ）よ
り成る第１及び［２の領域が、填２の半導体層の欠除部
（至）を介して互いに隣り合うようになさｊる。又１１
Ｅ２の半導体層ａ９即ち尊１及び第２領域（イ）及び（
２１＋の表面を熱酸化して酸化物絶縁層＠を形成する。
導体層ａ９を形成する。この半導体層ａ９は、例えば化
学的気相成長法によって形成されたＮ％ｉの不純物の燐
Ｐが高濃度をもってドニプされｔ多結晶シリコン層によ
って構成し得る。そして、仁のＩＥ２０半導体ＷａＳに
対して例えばフォトエッチジグを行って、第１の半導体
層ｏｚのゲート部分ａ３上の一部■と、これと所要の距
離を隔てて第１の半導体層０３の部分Ｉと他方の部分Ｉ
上とに跨り１１”厚い絶縁響ａＳ上の一部に延在する部
分ｑυとを残して他部をエツチング除去すると共に部分
＋２ＤＫ、部分Ｑ４１上の一部に対応する位置に１！り
を穿設する。このようにして、部分（２１及び（イ）よ
り成る第１及び［２の領域が、填２の半導体層の欠除部
（至）を介して互いに隣り合うようになさｊる。又１１
Ｅ２の半導体層ａ９即ち尊１及び第２領域（イ）及び（
２１＋の表面を熱酸化して酸化物絶縁層＠を形成する。
そして、窓■内においてＩＩＩの牛導体層ａｚ上に８轟
０！絶縁層が残存している場合は、これを゛エツチング
除去し、次いで例えば全面的に高比抵抗、例えば真性の
１１３の半導体層−、例えばシリプン非晶質層を例えば
０．２〜０．５謙ｍの厚さにプラズマＣＶＤ法或いは高
周波スパッタリング法等忙よって被着形成す６．そして
この非晶賀シリコン層（ハ）ｋ対してフォトエツチング
を行ってｔＩＩＥｌ及び１［２領域（’２１１及び（２
０間のゲート絶縁層＋ｔｎ上と第２領域防；上に跨がる
部分を残してエツチング除去すると共ＶＣｆｌＮ２の半
導体層重の部分（２１１の窓（至）内に対応する部分ｋ
ＩＩ（４３を穿設する。その後又はその前に、領域（
２Ｇ＆び（２１）間のゲート絶縁層αη上に被着さｉる
部分を除く他部に、例えばＮ形の不純物燐を高濃（をも
ってイオン注入あるいは拡散法等によって選択的にドー
プして低比抵抗化し、笥３の半導体層（ハ）を高比抵抗
部分磯と低比抵抗部分（８）とを形成する。
０！絶縁層が残存している場合は、これを゛エツチング
除去し、次いで例えば全面的に高比抵抗、例えば真性の
１１３の半導体層−、例えばシリプン非晶質層を例えば
０．２〜０．５謙ｍの厚さにプラズマＣＶＤ法或いは高
周波スパッタリング法等忙よって被着形成す６．そして
この非晶賀シリコン層（ハ）ｋ対してフォトエツチング
を行ってｔＩＩＥｌ及び１［２領域（’２１１及び（２
０間のゲート絶縁層＋ｔｎ上と第２領域防；上に跨がる
部分を残してエツチング除去すると共ＶＣｆｌＮ２の半
導体層重の部分（２１１の窓（至）内に対応する部分ｋ
ＩＩ（４３を穿設する。その後又はその前に、領域（
２Ｇ＆び（２１）間のゲート絶縁層αη上に被着さｉる
部分を除く他部に、例えばＮ形の不純物燐を高濃（をも
ってイオン注入あるいは拡散法等によって選択的にドー
プして低比抵抗化し、笥３の半導体層（ハ）を高比抵抗
部分磯と低比抵抗部分（８）とを形成する。
又このｔ４３の半導体＋４（至）上に表面熱酸化等によ
ってこの絶縁層四と更に先に形成しｔ絶縁層Ｃ２４１と
に例えばフォトエツチングを行って第２の半導体層の！
Ｊｌ領域（イ）上の一部に窓【１を穿設し、金属電極層
例えばアル１ニウム１ｉ（７）を全面蒸着等によって形
成し、更にこれに対して例えばフォトエツチングを施し
て領域■上に窓（１を通じてオーミックにコンタクトさ
れたアルミニウム層ωの一部よりなる電極Ｇυを形成し
、又第１の半導体層α２の部分ａ４上にオーイックに被
着さｎ非晶質シリコン層による第３の半導体層（至）の
部分（資）上に絶縁層（至）を介してこれに跨がる電極
Ｃ３３とを残して除去する。
ってこの絶縁層四と更に先に形成しｔ絶縁層Ｃ２４１と
に例えばフォトエツチングを行って第２の半導体層の！
Ｊｌ領域（イ）上の一部に窓【１を穿設し、金属電極層
例えばアル１ニウム１ｉ（７）を全面蒸着等によって形
成し、更にこれに対して例えばフォトエツチングを施し
て領域■上に窓（１を通じてオーミックにコンタクトさ
れたアルミニウム層ωの一部よりなる電極Ｇυを形成し
、又第１の半導体層α２の部分ａ４上にオーイックに被
着さｎ非晶質シリコン層による第３の半導体層（至）の
部分（資）上に絶縁層（至）を介してこれに跨がる電極
Ｃ３３とを残して除去する。
そ七て、全面的ｋ例えは燐ガラスあるいはポリインド系
高分子明脂膜等の絶縁保護膜すなその表面が平坦面とな
るように形成する。この保＃ｌ１ｃ（３の第２の半導体
層０９の厚部酸化膜α９上の領域（２１１上には窓（ロ
）を形成し、これを通じて液晶表示部ＬＣの−１の電極
となる透明電極（４４をオーイックにコンタクトして保
護膜（至）の他部の液晶表示部を構成する部分に延在さ
せる。
高分子明脂膜等の絶縁保護膜すなその表面が平坦面とな
るように形成する。この保＃ｌ１ｃ（３の第２の半導体
層０９の厚部酸化膜α９上の領域（２１１上には窓（ロ
）を形成し、これを通じて液晶表示部ＬＣの−１の電極
となる透明電極（４４をオーイックにコンタクトして保
護膜（至）の他部の液晶表示部を構成する部分に延在さ
せる。
このような構成によって第２の半導体層ａ９の各１１１
及びＩ［２の領域■及びａｎが第１図のＭＯＳのソース
及びドレイン領域とされ、これら間の第３の半導体層即
ち非晶質シリコン層（ハ）の一部よりなる高比抵抗の領
域＠によってチャンネル形成領域が形成され、このチャ
ンネル形成領域下にソース及びドルレ領域領域翰゛及び
（２Ｉ１間に差し渡ってゲート絶峰層αηが形成され、
これの下に第１の半導体層ａ３の一部より構成される一
部分０３がゲート電極とされたＭＯＳが構成される。−
万、このＭＯＳのドレイン側の第３の領域１２１１ＶＣ
はこれを挾んでその上下の絶縁層０ｓ及び（至）と第、
２０半導体層口ｚの部分α４と第３の半導体層−の部分
節との間に静電容量Ｃが形成され更にこの非晶質シリコ
ン層（ハ）の部分（５）と電極（至）との間に絶縁ｒａ
＠が介在されたことによって静電容量が形成されこれら
によって第１図における容ＩＣが構成され１半導体装置
が構成される。
及びＩ［２の領域■及びａｎが第１図のＭＯＳのソース
及びドレイン領域とされ、これら間の第３の半導体層即
ち非晶質シリコン層（ハ）の一部よりなる高比抵抗の領
域＠によってチャンネル形成領域が形成され、このチャ
ンネル形成領域下にソース及びドルレ領域領域翰゛及び
（２Ｉ１間に差し渡ってゲート絶峰層αηが形成され、
これの下に第１の半導体層ａ３の一部より構成される一
部分０３がゲート電極とされたＭＯＳが構成される。−
万、このＭＯＳのドレイン側の第３の領域１２１１ＶＣ
はこれを挾んでその上下の絶縁層０ｓ及び（至）と第、
２０半導体層口ｚの部分α４と第３の半導体層−の部分
節との間に静電容量Ｃが形成され更にこの非晶質シリコ
ン層（ハ）の部分（５）と電極（至）との間に絶縁ｒａ
＠が介在されたことによって静電容量が形成されこれら
によって第１図における容ＩＣが構成され１半導体装置
が構成される。
尚、チャンネル形成領域（ハ）とソース領域■とは、適
当箇所において電気的に連結されて例えば等地される。
当箇所において電気的に連結されて例えば等地される。
このような構成を有する本発明による半導体装を即ち例
えば液晶表示部ｆｉｔｋおける駆動回路部は、液晶表示
部の周囲の非観察部分に形成されるものであって図示し
ないがこの回路部分の即ち半導体装置部分が形成される
基板０ｕの裏面には遮光性の金属１等が被着される。
えば液晶表示部ｆｉｔｋおける駆動回路部は、液晶表示
部の周囲の非観察部分に形成されるものであって図示し
ないがこの回路部分の即ち半導体装置部分が形成される
基板０ｕの裏面には遮光性の金属１等が被着される。
上述の本発明構成によれば基板ａυとして廉価を光透過
性を有する石英ガラスを用い潜るので光透過型の液晶表
示装置を廉価に構成することができる。
性を有する石英ガラスを用い潜るので光透過型の液晶表
示装置を廉価に構成することができる。
又、本発明構成によれば、第１の半導体層ａ３即ち多結
晶シリコン層の表面を熱酸化することｋよってゲート絶
縁層ａｎが形成されるものであるのでＱｓｓが大きく、
ばらつきが小さい安定の良いＭＯＳトランジスタを構成
することができ、更に容量Ｃとして大容量のものを容易
に１同様にばらつきなく形成することができるという利
益を有する。
晶シリコン層の表面を熱酸化することｋよってゲート絶
縁層ａｎが形成されるものであるのでＱｓｓが大きく、
ばらつきが小さい安定の良いＭＯＳトランジスタを構成
することができ、更に容量Ｃとして大容量のものを容易
に１同様にばらつきなく形成することができるという利
益を有する。
ｍ１図は本発明の説明に供する液晶表示装置の構成■、
第２図は本実明忙よる半導体装置の要部の拡大断面図で
ある、。 ａｕハ基板、（１３、（Ｉｔ及ヒＣｉ’５１４！第１、
ＩＥ２及び第３の牛導体響、時は１［１０半導体ｒｉｉ
ｎａよりなるゲート電４ｉｉｉ＠、１２１）及びＣ！υ
は第２の半導体層０９の一部よりなるソース及びドレイ
ン領域、（至）は第３の半導体（至）よりなるチャンネ
ル形成領域、Ｑ？）は酸化物ゲート絶縁層である。
第２図は本実明忙よる半導体装置の要部の拡大断面図で
ある、。 ａｕハ基板、（１３、（Ｉｔ及ヒＣｉ’５１４！第１、
ＩＥ２及び第３の牛導体響、時は１［１０半導体ｒｉｉ
ｎａよりなるゲート電４ｉｉｉ＠、１２１）及びＣ！υ
は第２の半導体層０９の一部よりなるソース及びドレイ
ン領域、（至）は第３の半導体（至）よりなるチャンネ
ル形成領域、Ｑ？）は酸化物ゲート絶縁層である。
Claims (1)
- 基板上ｉ’ｃ、ａｌｌの半導体層が設けら、れ、該第１
の半導体層上ＫＩＮ３の絶縁層が被着され、該＠１の絶
縁層上に第２の半導体層が形成され、夫々該ＩＥ２の半
導体層により＃ｌ＠２の半導体層の欠除部を挾んで隔て
られた所定導電型の第１及び第２の領域が構成され、上
記＠２０半導体層上に第２の絶縁層が設けられ１、夫々
上配欠除部におけるｗＥｌの絶縁層、第１領域、第２領
域及び第２の絶縁層上Ｋｌ！３の半導体層が形成され、
上記第１領域及び第２領域の間の第３半導体層部分をチ
ャンネル領域とし、それに対応する第１半導体層部分を
ゲートとする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14518081A JPS5846668A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14518081A JPS5846668A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5846668A true JPS5846668A (ja) | 1983-03-18 |
Family
ID=15379270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14518081A Pending JPS5846668A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846668A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61118953U (ja) * | 1985-01-08 | 1986-07-26 | ||
| JPS61275563A (ja) * | 1985-05-20 | 1986-12-05 | Honda Motor Co Ltd | 多気筒エンジンの吸気装置 |
| JPS62101058U (ja) * | 1985-12-17 | 1987-06-27 | ||
| US4892350A (en) * | 1987-08-04 | 1990-01-09 | Mazda Motor Corporation | Automobile underbody structure |
| JPH07139359A (ja) * | 1991-02-25 | 1995-05-30 | Mazda Motor Corp | 多気筒エンジンの吸気装置 |
-
1981
- 1981-09-14 JP JP14518081A patent/JPS5846668A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61118953U (ja) * | 1985-01-08 | 1986-07-26 | ||
| JPS61275563A (ja) * | 1985-05-20 | 1986-12-05 | Honda Motor Co Ltd | 多気筒エンジンの吸気装置 |
| JPH0235147B2 (ja) * | 1985-05-20 | 1990-08-08 | Honda Motor Co Ltd | |
| JPS62101058U (ja) * | 1985-12-17 | 1987-06-27 | ||
| JPH0523823Y2 (ja) * | 1985-12-17 | 1993-06-17 | ||
| US4892350A (en) * | 1987-08-04 | 1990-01-09 | Mazda Motor Corporation | Automobile underbody structure |
| JPH07139359A (ja) * | 1991-02-25 | 1995-05-30 | Mazda Motor Corp | 多気筒エンジンの吸気装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430592B1 (en) | An active matrix display device | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3490216B2 (ja) | スイッチング素子基板の製造方法 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| US5537234A (en) | Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display | |
| JP3106566B2 (ja) | 液晶表示装置および製造方法 | |
| US5648663A (en) | Semiconductor structure having transistor and other elements on a common substrate and process for producing the same | |
| JP2618534B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| US5508765A (en) | Matrix-addressed type display device | |
| JPS5846668A (ja) | 半導体装置 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JPH01246863A (ja) | 半導体装置及び製造方法 | |
| JPH0534709A (ja) | 液晶表示装置 | |
| JPH10321865A (ja) | 液晶表示素子駆動用薄膜トランジスタ及びその製造方法 | |
| JPH0376589B2 (ja) | ||
| JPH0530057B2 (ja) | ||
| JPH08122813A (ja) | 液晶表示素子およびその製造方法 | |
| KR100569736B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100236612B1 (ko) | 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2850332B2 (ja) | 薄膜トランジスタ | |
| JP2573558B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0472769A (ja) | 薄膜トランジスタ |