JPS5845811B2 - 半導体素子チツプ面への微小導電領域の形成法 - Google Patents

半導体素子チツプ面への微小導電領域の形成法

Info

Publication number
JPS5845811B2
JPS5845811B2 JP51099057A JP9905776A JPS5845811B2 JP S5845811 B2 JPS5845811 B2 JP S5845811B2 JP 51099057 A JP51099057 A JP 51099057A JP 9905776 A JP9905776 A JP 9905776A JP S5845811 B2 JPS5845811 B2 JP S5845811B2
Authority
JP
Japan
Prior art keywords
conductive
minute
semiconductor element
glass plate
transparent glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51099057A
Other languages
English (en)
Other versions
JPS5323570A (en
Inventor
直 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP51099057A priority Critical patent/JPS5845811B2/ja
Publication of JPS5323570A publication Critical patent/JPS5323570A/ja
Publication of JPS5845811B2 publication Critical patent/JPS5845811B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 この発明は半導体素子チップ面上の特定個所へ微小導電
領域を形成する方法に関する。
半導電体素子チップ面上へ微小導電領域を形成しなけれ
ばならない必要が生じるひとつの具体例は、半導体素子
の不良、故障解析のために半導体素子面上に現われてい
る固体回路の電位を測定したい場合である。
半導体素子の不良・故障解析を行うためには、固体回路
の電位を測定して不良・故障の発生個所1発生メカニズ
ムを追求しなければならない。
電位測定しなければならない固体回路上の特定個所は、
不良・故障の半導体素子の電気的特性、不良・故障現象
から推測して、かなり測定範囲を狭められる。
しかし測定範囲を狭められたとしてもいくつかの個所の
電位測定を行わなければ正確な不良・故障の発生個所1
発生メカニズムを確定しがたい。
電位測定を行うもうとも一般的な方法は、電位測定を行
いたい個所へ電位測定用探針の先端を接触させて電気的
接続をなす方法である。
だが、電位測定を行いたい個所を覆っている二酸化シリ
コン(SiO2)膜などの電気的絶縁膜を除去して電位
測定したい個所を露出させることができたとしても、集
積回路のごとく寸法の小さい微細な各種配線が複雑に配
置された固体回路では、微細な配線への電気的接続のた
め電位測定用探針の先端を所望の個所だけへ接触させる
ことは、一般に探針の先端が最小の配線間隔より太いの
で至難のわざである。
ここでもし、電位測定を行いたい個所上の二酸化シリコ
ン(SiO2)膜などの電気的絶縁膜に被測定個所の露
出した微。
小な開孔を設け、電位測定用探針の先端寸法よりも比較
的に大きい領域面積で開孔を覆いっくすアルミニウム(
Anなと導電性物質を被覆することができれば、探針に
よる電位測定は容易となる。
なお一般に集積回路のごとき半導体素子は、外傷防止、
電気的特性安定化のために、チップ表面が。
二酸化シリコン(Sin2)膜などの電気的絶縁膜で被
覆されている。
またこの電気的絶縁膜は、微小なビーム径のレーザ光ビ
ームを照射するレーザ加工により、容易に微小な開孔を
設けることができる。
以上を要約すれば、探針による電位測定を容易にするた
めには、微小導電領域を形成する必要があるということ
である。
半導体素子チップ面上へ微小導電領域を形成しなければ
ならない必要が生じる他の具体例は、半導体素子の不良
・故障解析のために半導体素子面上1こ現われた固体回
路を構成する配線1例えばアルミニウム(An配線を切
断し0種々の解析を行ったのち切断された配線を修復し
たい場合である。
近年の半導体素子1例えば集積回路のごときは数多くの
トランジスタやダイオードなどが複雑に配線接続された
固体回路であり、その不良・故障個所の発見はきわめて
困難となっている。
こうした不良・故樟解析においては、不良・故障の発生
個所と考えられる回路や素子を切り離して電気的特性を
評価する方法が有効である。
この特定回路、特定素子の切り離しの方法としでは、微
小なメスで切断する機械的方法や細いビーム径でエネル
ギの大きいレーザ光ビームを照射して溶融蒸発させる光
学的方法がある。
だが配線を切断し種々の解析を行ったのち再ぴ切断個所
を修復し電気的に元通りの状態となし、他の解析・測定
を行うには、切断個所を修復するための切断端部を覆い
つくすアルミニウム(A6 )など導電性物質を被覆し
なければならない。
すなわち切断された微細配線を修復するには、微小導電
領域を形成する必要があるということである。
微小な導電領域、導電領域の形成される幾何学的被覆範
囲が微小な寸法に限定されている導電領域が必要な理由
は、半導体素子チップ面には電気的入出力信号の授受の
ための金属細線が溶接されで取り付けられているからで
ある。
すなわち半導体素子チップ面にもし幾何学的被覆範囲の
広い。
面積大なる導電領域が形成されるならば、前記金属細線
間に電気的短絡という事態を引き起こし。
例えば上述2例のような不良・故障解析上の目的f遠戚
することができなくなる。
微小導電領域を形成する方法としては0面積大なる導電
領域を形成しておいたうえで必要な微小領域を残し他の
部分は除去してしまうか、初めから微小領域を形成する
2つの方法が考えられる。
前者の方法としては1例えばアルミニウム(Ae)を半
導体素子チップ面全面に真空蒸着法などにより被覆した
のち、公知の写真食刻技術で必要な微小領域を残し、他
の部分を化学的エツチングで除去する方法である。
だがこの方法では、すでに述ぺたように半導体素子チッ
プ面には金属細線が溶接され取り付けられているから写
真食刻技術の適用はきわめてむずかしく、また不要部分
の化学エツチングは犯してはならない半導体素子の構成
物質をも溶解し傷つけでしまう欠点がある。
後者の方法としでは、金属イオンビームを照射して微小
な領域に金属原子を堆積させてゆくという方法が考えら
れるが、現状では電気的接続を得るに必要な金属被覆を
形成できる技術には至っていない欠点をもっている。
この発明は、かかる点に鑑みてなされたもので。
透明ガラス板主面に微小ピットを形成し、該微小ピット
内に導電性物質を充填し、この導電性物質が充填された
透明ガラス板主面と半導体素子チップ主面とを対向配置
して上記導電性物質(こレーザ光ビームを照射すること
により、上記従来の欠点を除去しつつ上記半導体素子チ
ップ面に微小導電領域を形成することができるようにし
たものである。
以下この発明の一実施例を第1図〜第4図を用いて説明
する。
まず1実施例につき、第1図より説明してゆく。
透明ガラス板8の主面である透明ガラス板主面8aに微
小なピット1を形成し、該微小ピットγ内に導電性物質
2を充填する。
透明ガラス板8はレーザ光ビームのエネルギを著しく吸
収せず通過せしめる材質0例えばソーダ・ライムガラス
、硼硅酸ガラス、石英ガラスなどを用いる。
導電性物質2は1例えばアルミニウム(inなどの金属
を用いる。
微小なピット7は公知の写真食刻技術で容易に実現でき
る。
また微小なビットT内への導電性物質2の充填は、透明
ガラス板主面8a全面に導電性物質を被覆しでおいてか
ら。
微小ピットT内の導電性物質のみを残して他を除去する
ような公知の写真食刻技術の応用で容易に実現できる。
つぎに第2図のごとく透明ガラス板主面8aと半導体素
子チップ3の主面である半導体素子チップ主面3aとを
対向配置する。
この対向配置は微小ピット7が半導体素子チップ主面3
a内の微小導電領域を形成したい特定個所3bと対向す
る位置に配置する。
透明ガラス板主面8aと半導体素子チップ主面3aの間
隔は短距離であることが望ましく、これは透明ガラス板
8を半導体素子チップ3に自然載置するこで目的は達せ
られる。
つぎに第3図に示すようにレーザ光源4よりレーザ光ビ
ーム5を導電性物質2に向けて発射する。
レーザ光源4としては5例えばネオジウム(Nd)をド
ープしたイツトリウム、アルミニウム・ガーネット結晶
を用いたレーザ光源(以下YAGと略記する)を使用す
る。
YAGのレーザ光波長は1.06μ扉であるから、その
レーザ光ビーム5は、透明ガラス板1内を通過し8例え
ばアルミニウム(i)のごとき導電性物質2で吸収され
る。
導電性物質2は、レーザ光エネルギの吸収を受けると温
度上昇する。
そして例えば、レーザ光ビーム5のパワー密度、照射時
間が106W/cyi、 10μsec、導電性物質
2がアルミニウム(A6)、導電性物質2の形状・寸法
が円板、直径20μm、厚み1μ扉であれば、導電性物
質2は溶融し1部分的蒸発によって透明ガラス板8から
離れ、対向する半導体素子チップ主面3aへ向い、第4
図に示すごとく、微小ピッI−7最も近い位置すなわち
微小導電領域を形成したい特定個所3bへ付着し、ビッ
ト7の寸法よりもやや広がった寸法で微小導電領域6が
形成される。
第1図〜第4図では、半導体素子チップ3.半導体素子
チップ主面3aをきわめて簡略に図示した。
そこでつぎに微小導電領域を形成する必要のある。
すでに述べた2つの具体例で、半導体素子チップのより
詳細な主要構成と微小導電領域形成の効果を説明する。
第5図は半導体素子の不良・故障解析のために半導体素
子面上に現われている固体回路の電位を測定したい場合
の具体例を説明する図である。
第5図では、半導体素子チップ3としてNPN型バイポ
ーラトランジスタを含む半導体素子の1@を示しである
この半導体素子チップ主面3a側には電気的絶縁を目的
とする例えば二酸化シリコン(SiO2)膜のごときA
絶縁膜9. B絶縁膜10と、電気的入出力信号の授受
を目的とするアルミニウム(A[)配線のごときA導電
配線11、B導電配線12が設けられている。
ここでこの固体回路のうち、A導電配線11の電位で代
表される固体回路内の電位を測定したいとする。
この場合、A導電配線11内の1個所を特定個所3bと
し、特定個所3b土のA絶縁膜9に微小な開孔を設けた
のち、第1図〜第4図の図面に従って説明した本発明に
よる微小導電領域の形成法を適用すれば、特定個所3b
にA導電配線11と電気的導通状態である微小導電領域
6が形成される。
微小導電領域6の幾何学的寸法は。第1図〜第3図に示
した微小なピッl−7の幾何学的寸法に応じた寸法とな
り1例えば第1図〜第3図を用いた説明での導電性物質
2の材質・寸法では、少なくとも20μm以上の直径を
有する。
したがってこの微小導電領域6への電位測定用探針13
の先端を、微小導電領域6へはずれることなく確実に接
触でき電気的接続を得ることができる。
なお、上述の具体例においてA絶縁膜9の開孔は、A導
電配線11の配線幅に相応するビーム径を有しA導電配
線9の材質の融点近くまで瞬時に急熱できるエネルギを
有するレーザ光ビームを特定個所3bに照射することに
より、A絶縁膜9の局部的クラック、局部的蒸発1局部
的溶融の結果で容易に実現できる。
もちろんこの穿孔に用いるレーザ光ビームのエネルギ、
パワー密度と照射時間は、A絶縁膜9の下部に設けられ
ているA導電配線11を破損し断線に至る破壊のなきよ
う設定されるべきである。
また上述の具体例においてA絶縁膜9のない場合は、低
温気相成長法(いわゆるC0■D法)などでA絶縁膜9
を形成しておくこともできる。
第6図は、半導体素子の不良・故障解析のために切断さ
れた配線を修復したい場合の他の具体例を説明する図で
ある。
第6図では、第5図に示すA導電配線11のみが配線の
切断された特定個所3bを有するC導電配線14で置換
えられている以外、半導体素子チップが第5図に示した
半導体素子チップ3と同等な半導体素子チップ3が示さ
れている。
ここでC導電配線14の配線の切断された特定個所3b
の断線を修復したいとする。
この場合、第1図〜第4図の図面に従って説明した本発
明による微小導電領域の形成法を適用すれば。
特定個所3bにC導電配線14と電気的導通状態である
微小導電領域6が形成される。
微小導電領域6の幾何学的寸法は、第5図に従って説明
したように配線の切断された特定個所3bを充分に被覆
できる寸法にできるから、断線を確実に修復した電気的
接続を得ることができる。
なお上述の他の具体例では、A絶縁膜9が存在している
第6図を用いたが、A絶縁膜9がなくとも、他の導電配
線との短絡などが生じないような微小導電領域6の寸法
・形状となるよう第1図〜第3図における微小なビット
7の寸法・形状を設定しておけば目的を達することがで
きる。
なお以上の2つの具体例で、半導体素子チップとしてN
PN型パイポートランジスタを含む半導体素子を引用し
たが、他の一般的な半導体素子にも適用できる。
また他の具体例、微小導電領域をひとつの電極とするキ
ャパシタの作成、フリップチップ用バンプの形成、不良
・故障解析のための均一な液晶膜厚形成用のスペーサな
どにも本発明は適用できる。
また導電性物質2としてアルミニウム(i)以外のイン
ジウム(In)、アンチモン(sb)、ビスマス(Bj
)など比較的に低融点、蒸発容易な金属、半金属を用い
てもよい。
また絶縁膜として二酸化シリコン(SiO2)膜を例に
とって説明したが、アルミナ(Ag2O3)膜、窒化シ
リコン(Si3N+)膜などの絶縁膜でもよい。
また導電配線としてアルミニウム(Ae)配線を例にと
って説明したがタングステン(W)配線、モリブデン(
Mo)配線などでもよい。
また微小導電領域の形成を導電配線と接続する場合につ
いて説明したが、半導体基板、不純物拡散領域に対して
も形成できる。
また複数の微小導電領域を複数の微小なビットγの設定
で形成することもできる。
また複数の微小ビット1を一個所の特定個所3bに順次
対向配置してレーザ照射したり。
特定個所3bより若干位置を移動して対向配置してレー
ザ照射を行い。
微小導電領域の厚み、大きさを増加させることもできる
また半導体素子チップ主面上に電気的入出力信号の授受
のためにチップ周辺で金属細線が溶接され取り付けられ
ている場合には、導電性物質を充填したビットを透明ガ
ラス板端部で設けて本発明の実現を妨げやすい金属配線
の支障を避けることができる。
レーザ光源としては、数μm以上のビーム径と各種金属
を加工するのに一般的なYAGレーザを使用例としたが
、導電性物質を溶融、蒸発できるパワー密度と、必要と
する微小導電領域の寸法に相応した導電性物質またはビ
ットの寸法に略々等しいビーム径、透明、ガラス板でエ
ネルギ吸収損失の少ない波長のレーザ光ビームを発射で
きるものであれば1他のレーザ光源でもよい。
つぎに微小なビットを有しない透明ガラス板と微小なビ
ットを有する重大透明ガラス板との効果について述べる
ところで、従来、微小ビットを有しない平坦な透明ガラ
ス板を用い。
このガラス板主面に微小な寸法に限定された導電性物質
を被覆し、これにレーザ光ビームを照射して上記透明ガ
ラス板主面に対向配置された半導体素子チップ面上へ微
小導電領域を形成する方法もあったが。
(特公昭45−28052号公報参照)、このような微
小ビットを有しない透明ガラス板を用いた場合と1本発
明に係る微・」\ビットを有する透明ガラス板を用いて
微小導電領域を形成した場合との効果の差異について述
べる。
単なる透明ガラス板ではレーザ光ビームを照射したとき
、導電性物質が大きい立体角をもって飛散するので、所
望の特定個所へは小量の導電性物質しか付着しないとき
がある。
重大透明ガラス板ではビットの底部に設けられた導電性
物質がレーザ光ビームの照射を受けて溶融し、一部の蒸
発による熱膨張力により溶融した導電性物質があたかも
弾丸のごとくビットの入側面で誘導され正確にかつ減量
せず特定個所へ付着する効果がある。
第3図の図面を用いた説明では、レーザ光ビーム5を導
電性物質2へ照射するときの、重大透明ガラス板8およ
び半導体素子チップ3を包含する雰囲気については特に
触れず1通常の大気として説明した。
だがこのレーザ光ビーム5を導電性物質2へ照射すると
きの前記雰囲気を例えば1O−5Torr程度の真空雰
囲気としてもよい。
レーザ光ビーム5の照射時の前記雰囲気が真空であれば
レーザ光ビーム5のエネルギを吸収した導電性物質2の
全量中に占める蒸発量の割合が増加し、逆に溶融量の割
合が減少する。
したがって第3図における微小なビット7は、あたかも
真空蒸着法の点蒸着源としての性格が強くなる。
そして導電性物質がいくつかの分散した溶融・」\塊と
して半導体素子チップ面へ向って飛散し、所望の特定個
所へは小量の導電性物質しか付着しない傾向が是正され
る。
すなわち真空雰囲気にすれば、蒸着源としての導電性物
質2の効率よい運用、および微小導電領域6の略々均一
な厚みの形成という効果が得られる。
レーザ光ビームの照射時間は、短時間であることが望ま
しい。
なぜならば、照射時間が導電性物質の溶融、一部分の蒸
発に要する時間よりも長ければ、一旦半導体素子チップ
面上に形成された微小導電領域が、継続するレーザ光ビ
ームの照射を受けて再び溶融、蒸発し、微小導電領域の
変形。
いちぢるしいときには半導体素子チップの局部的変質が
生じるからである。
だがこうした懸念は第3図でもって詳細に説明したよう
に照射時間がioμsec程度の短時間であれば除去で
きる。
以上詳細に述べた本発明による微小導電領域の形成法は
つぎの効果を有する。
(1)写真食刻技術や化学エツチングなどの複雑な技術
の適用は不要であり、半導体素子の損傷が少なく、広く
一般の半導体素子に適用できる。
(2)半導体素子のパターン寸法に略々等しいまでの微
小な寸法の導電領域を形成できる。
(3)厚み大なる導電領域を瞬時に形成できる。
(4)導電領域を形成したい個所へ確実に形成でき、他
の部分を汚染せずクリーンな形成法である。
(5)溶融、蒸発した導電性物質の付着・被覆であるか
ら、確実な電気的接続を得ることができる。
【図面の簡単な説明】
第1図〜第4図は本発明による半導体素子チップ面への
微小導電領域の形成法の1実施例を説明するための工程
別断面図、第5および第6図は応用例を示す断面図であ
る。 図中8は重大透明ガラス板であり、3は半導体素子チッ
プであり、8a。 3aはそれぞれそれらの主面である。 3bは微小導電領域を形成したい特定個所、2は導電性
物質。 5はレーザ光ビーム、6は微小導電領域、7はビットで
ある。

Claims (1)

  1. 【特許請求の範囲】 1 透明ガラス板主面に微小ビットを形成する工程と、
    該微小ビット内に導電性物質を充填する工程と、該導電
    性物質が充填された上記透明ガラス板主面と微小導電領
    域を形成すべき半導体素子チップ主面とを対向配置する
    工程と、レーザ光ビームを上記透明ガラス板主面の反対
    側から導入し透明ガラス板内を通過せしめたのち上記微
    小ビット内に充填された導電性物質に照射する工程とか
    らなることを特徴とする半導体素子チップ面への微小導
    電領域の形成法。 2 上記導電性物質がアルミニウム(AA’)、インジ
    ウム(In)、テンチモン(sb)、あるいはビスマス
    (Bi)であることを特徴とする特許請求の範囲第1項
    記載の半導体素子チップ面への微小導電領域の形成法。
JP51099057A 1976-08-18 1976-08-18 半導体素子チツプ面への微小導電領域の形成法 Expired JPS5845811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51099057A JPS5845811B2 (ja) 1976-08-18 1976-08-18 半導体素子チツプ面への微小導電領域の形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51099057A JPS5845811B2 (ja) 1976-08-18 1976-08-18 半導体素子チツプ面への微小導電領域の形成法

Publications (2)

Publication Number Publication Date
JPS5323570A JPS5323570A (en) 1978-03-04
JPS5845811B2 true JPS5845811B2 (ja) 1983-10-12

Family

ID=14237033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51099057A Expired JPS5845811B2 (ja) 1976-08-18 1976-08-18 半導体素子チツプ面への微小導電領域の形成法

Country Status (1)

Country Link
JP (1) JPS5845811B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619634A (en) * 1979-07-27 1981-02-24 Hitachi Ltd Semiconductor device
JPS57122539A (en) * 1981-01-22 1982-07-30 Toshiba Corp Integrated circuit
JPH0666366B2 (ja) * 1981-06-24 1994-08-24 株式会社日立製作所 半導体集積回路装置の製造方法
JPS60207335A (ja) * 1984-03-31 1985-10-18 Dainippon Printing Co Ltd パタ−ン修正方法
JPS6427241A (en) * 1988-06-24 1989-01-30 Hitachi Ltd Semiconductor integrated circuit device
JPH0622256B2 (ja) * 1988-06-24 1994-03-23 株式会社日立製作所 半導体集積回路装置の製造方法
TWI538277B (zh) * 2009-01-14 2016-06-11 皇家飛利浦電子股份有限公司 於一基板上沈積至少一導電膜的方法

Also Published As

Publication number Publication date
JPS5323570A (en) 1978-03-04

Similar Documents

Publication Publication Date Title
US4826785A (en) Metallic fuse with optically absorptive layer
US4900695A (en) Semiconductor integrated circuit device and process for producing the same
JP3150322B2 (ja) レーザによる配線切断加工方法及びレーザ加工装置
US4476375A (en) Process for selective cutting of electrical conductive layer by irradiation of energy beam
US4935801A (en) Metallic fuse with optically absorptive layer
US20020050489A1 (en) Apparatus and method for laser beam machining, and method for manufacturing semiconductor devices using laser beam machining
US20060079024A1 (en) Methods relating to singulating semiconductor wafers and wafer scale assemblies
JPH05218472A (ja) 薄膜構成体のレーザ加工方法
KR920000227B1 (ko) 반도체장치의 용장회로
US8679280B2 (en) Laser ablation of adhesive for integrated circuit fabrication
JPH01184861A (ja) レーザ光によるトリミング方法
JPS5845811B2 (ja) 半導体素子チツプ面への微小導電領域の形成法
JPH10229125A (ja) 半導体装置
JPH0783038B2 (ja) 半田を除去するための方法及び装置
US5946597A (en) Semiconductor chip mounting method
US5936297A (en) Programmable semiconductor element having an antifuse structure
JPH07161919A (ja) 半導体装置およびその製造方法
JPH0945782A (ja) 冗長手段を有する半導体装置及びその製造方法
JP4970518B2 (ja) 半導体装置の製造方法
JPH0760853B2 (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
JPS62115748A (ja) 金バンプ形成法
JPH05206242A (ja) 半導体ウエハーのボイド検出装置
JPS6035534A (ja) 半導体装置
JPS6254938A (ja) 半導体装置
JPS60210850A (ja) 半導体集積回路装置の製造方法