JPS5845735B2 - 情報処理装置の誤り検査方式 - Google Patents

Description

【発明の詳細な説明】 この発明は情報処理装置における誤り検査方式に関し、
特に補助記憶装置から読み出したプログラム情報の誤り
を検査する方式に関するものである。

従来から採用されている誤り検出方式のうち一般的なも
のとして、垂直パリティチェック方式と水平パリティチ
ェック方式があり、さらに両者を併用した方式もある。

垂直パリティチェック方式は、各文字（またはバイト情
報）を表わすビット”１′′の数を常に偶数あるいは奇
数にするため各文字にパリティビットを付カ目するもの
である。

水平パリティチェック方式は文字情報を送り出した陵に
、チェック用の１ないし数文字（または１バイトないし
数バイトの情報）を送り出すものである。

水平パリティチェック方式と垂直パリティチェック方式
の特徴を比較すると、水平パリティチェック方式は、垂
直パリティチェック方式に比べ誤り検出精度が劣るとい
う欠点があるが、反面、チェック用情報が少ないので、
その分だけ記憶媒体が節約できるという長所がある。

なお、両者を併用した方式の説明は省略する。

さて、補助記憶装置の記憶媒体の一種に、ユーザが書き
込むことのできるＰ−ＲＯＭ（ＰＲＯＧＲＡ−ＭＭＡＢ
ＬＥ−ＲＯＭ ）がある。

一般にプログラムの容量がＰ−ＲＯＭ素子１個の容量を
上回ることが多い。

このため、複数個のＰ−ＲＯＭ素子がプログラム情報の
書き込みに使用され、書き込み後はパッケージに実装さ
れる。

このような構成であるので、１枚のパッケージに実装可
能なＰ−ＲＯＭ素子の容量とプログラム情報の容量が一
致し、チェック情報用のＰ−ＲＯＭ素子が同一パッケー
ジに実装できない場合も生じてきた。

この場合、チェック情報が乗せられないという理由から
誤り検出機能を持たないとすれば、装置の信頼性が低下
する。

このため上記のような場合でも側らかの誤り検出手段が
必要である。

従来、上記のように、補助記憶媒体の一種であるＰ−Ｒ
ＯＭ素子を実装したパッケージの実装可能容量と、そこ
に書き込むプログラム情報の容量が一致し、チェック情
報用Ｐ−ＲＯＭ素子が同一パッケージに実装できない場
合、次のような方法で誤り検出を行なっていた。

（ａ） 一つの方法は、同じパッケージを２枚設け、
読み出し情報を比較検査するものである。

この方法は金物量の増加が多い。

（ｂ） 他の一つの方法は、プログラム情報の垂直パ
リティチェック情報を書き込んだＰ−ＲＯＭを実装した
別のパッケージを設け、読み出し時に垂直パリティチェ
ックを行なうものである。

この方法は、（ａ）の方法に比べＰ−ＲＯＭ素子の使用
数が減る力３、パッケージの種類が増え、作業工数が増
える。

（Ｃ） 他の一つの方法は、プログラムの最終番地を
水平パリティチェック情報の格納領域として使うもので
ある。

この方法は、Ｐ−ＲＯＭ素子は全く増加しないが、一般
には最終番地も情報領域として使用したいユーザも多い
ため、実用的ではない。

この発明は、上記の如き従来の問題点を除去するために
なされたものである。

即ち、その目的は、金物を増加することなくマイクロプ
ログラムを変更するだけで、補助記憶装置から読み出し
たプログラム情報の誤りの有無の検査を可能とする誤り
検査方式を提供することにある。

しかして、この発明の特徴とするところは、金物を追加
することなく、マイクロプログラムの変更のみで、補助
記憶装置からの読み出し情報の信頼性を確保するため、
補助記憶装置に蓄えられているプログラム情報に対応す
る誤りチェック情報（例えば水平パリティチェック情報
）をマイクロプログラムのリテラル情報形式で、あらか
じめ制御記憶装置に蓄えておき、一方、プログラム情報
め転送動作に並行して、プログラム情報の誤りチェック
コード（例えば水平パリティ）を計算し、その最終結果
と前記制御記憶装置に蓄えられているチェック情報とを
比較することで、補助記憶装置からの読み出し情報の誤
り検出を行なうものである。

次に本発明の実施例につき図面を用いて詳細に説明する
。

第１図は本発明の一実施例である情報処理装置の概略構
成図である。

情報処理装置１は、補助記憶装置２、市１］御記憶装置
３、主記憶装置４、演算装置５から戒る。

補助記憶装置２は演算装置５と接続され、演算装置５は
制御記憶装置３と主記憶装置４にも接続される。

第２図は演算装置５の詳細を示す図であり、他の装置と
のつながりを示した図でもある。

第２図において、補助記憶装置２は入力レジスタＡ６と
接続される。

入力レジスタＡ６の出力は主記憶装置書込みデータレジ
スタ１０を経由して主記憶装置４に接続される。

この入力レジスタＡ６の入力は制御記憶装置３とも接続
される。

制御記憶装置３には補助記憶装置２に蓄えられているプ
ログラム情報に対応した水平パリティチェック情報１１
が蓄えられている。

演算回路８の入力には入力レジスタＡ６と入力レジスタ
Ｂ７が接続される。

演算回路８の出力は出力レジスタ９に接続され、出力レ
ジスタ９の出力は入力レジスタＢ７に接続される。

補助記憶装置２には、チェック情報を有しないプログラ
ム情報が蓄えられている。

今、情報処理装置１に初期設定指示が出されると、情報
処理装置１内のレジスタ、フリップフロップ類および主
記憶装置４の情報がクリア（初期設定）され、その後、
補助記憶装置２に蓄えられているプログラム情報が主記
憶装置４へ転送される。

すなわち、補助記憶装置２に蓄えられているプログラム
情報は語単位に入力レジスタＡ６に読み出される。

入力レジスタＡ６の出力はパリティ清報が付カロされた
後、主記憶装置書込みデータレジスタ１０を経由して主
記憶装置４に書き込まれる。

主記憶装置４への書き込み動作に並行して、入力レジス
タＡ６の情報は入力レジスタＢ７の情報と共に演算回路
８で排他的論理和演算が行なわれる。

演算結果は出力レジスタ９を経由して人力レジスタＢ７
に取り込まれる。

以上の動作は、補助記憶装置２に蓄えられているプログ
ラムが、すべて主記憶装置４に転送し終るまで、１語単
位に繰り返される。

転送し終ると、入力レジスタＢ７には、排他的論理和演
算の最終結果が残る。

つづいて、制御記憶装置３に蓄えられている氷水パリテ
ィチェック情報１１が、入力レジスタＡ６に取り込まれ
る。

入力レジスタＡ６に取り込まれた水平パリティチェック
情報と、入力レジスタＢ７に残っているプログラム情報
の排他的論理和の演算結果が演算回路８を使って比較演
算される。

比較演算は、入力レジスタＡ６の内容を入力レジスタＢ
７の内容で減することにより行なわれる。

演算結果は出力レジスタ９に取り込まれる。

演算結果がすべて”Ｏ”′であれば、補助記憶装置２か
ら読み出した情報に誤りがなかったことを意味する。

また、演算結果がすべて０′′でなければ、補助記憶装
置２から読み出した晴−報に誤りがあったことを意味す
る。

なお前記の実施例では、水平パリティチェック情報は制
御記憶装置３に蓄えているとしたが、これに類似した機
能を有するもの、例えばマイクロスイッチを設け、そこ
に蓄えてもよい。

また、前記実施例では、チェック情報として水平パリテ
ィチェック情報を使っているが、これはプログラム情報
の２進加算結果またはＣＲＣ演算結果であってもよい。

この場合、演算回路８では排他的論理和演算の代りに、
２進加算演算またはＣＲＣ演算を行えばよい。

以上述べた様に、本発明にあっては、水平パリティ等の
チェック情報を制御記憶装置側で蓄えるので、金物を追
加することなく、マイクロプログラムの変更のみで良く
、少ない変更量で装置の信頼性を向上することができる
。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す情報処理装置の概要
構成図、第２図は、第１図に示す演算回路を詳細に示し
た図である。 １・・・情報処理装置、２・・・補助記憶装置、３・・
・制御記憶装置、４・・・主記憶装置、５・・・演算装
置、６・・・入力レジスタＡ、 ７・・・入力レジス
タＢ、 ８・・・演算回路、９・・・出力レジスタ、
１０・・・主記憶装置書き込みデータレジスタ、１１・
・・水平パリティチェック情報。

Claims (1)

【特許請求の範囲】
1. １ マイクロプログラム制御により、補助記憶装置に蓄
   えられているプログラム情報を主記憶装置へ転送する情
   報処理装置において、前記プログラム情報の誤りチェッ
   ク情報をマイクロプログラム情報が蓄えられている制御
   記憶装置にマイクロプログラムのリテラル情報形式で蓄
   えておき、前記補助記憶装置に蓄えられているプログラ
   ム情報を読み出して前記主記憶装置へ転送する動作と並
   行して、マイクロプログラム制御により、前記プログラ
   ム情報を次々に演算装置へ入力して該プログラム情報か
   ら誤りチェックコードを計算し、プログラム情報の転送
   動作終了後、前記演算装置で求まった誤りチェックコー
   ド演算結果と前記制御記憶装置に蓄えておいた誤りチェ
   ック情報とを比較することにより、前記補助記憶装置か
   ら読み出したプログラム情報の誤りの有無を判定するこ
   とを特徴とする情報処理装置の誤り検査方式。