JPS5845048B2 - コンピユ−タツウシンモウ - Google Patents

コンピユ−タツウシンモウ

Info

Publication number
JPS5845048B2
JPS5845048B2 JP49049627A JP4962774A JPS5845048B2 JP S5845048 B2 JPS5845048 B2 JP S5845048B2 JP 49049627 A JP49049627 A JP 49049627A JP 4962774 A JP4962774 A JP 4962774A JP S5845048 B2 JPS5845048 B2 JP S5845048B2
Authority
JP
Japan
Prior art keywords
peripheral
output
input
exchangers
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49049627A
Other languages
English (en)
Other versions
JPS5011634A (ja
Inventor
スコツト ベネツト ウオルタ
フランク ビヒール ジエイコブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Burroughs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burroughs Corp filed Critical Burroughs Corp
Publication of JPS5011634A publication Critical patent/JPS5011634A/ja
Publication of JPS5845048B2 publication Critical patent/JPS5845048B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 発明の背景 この発明は概してコンピュータシステム通信網の改良に
関し、特に冗長入出力交換器を周辺制御器と周辺機器の
間の通信を調整するのに使用される新規かつ改良型の周
辺通信網に関する。
コンピュータ通信網の設計者がひん繁に直面する最もき
びしい問題点の1つは部分的なハードウェア故障に耐え
得る、即ち、若干のハードウェア故障にかかわらずある
程度効率が低下するものの完全に機能し続けるシステム
を設置することである。
各種のレベルかつ各種の程度の効力にて従来技術によっ
てこの問題の解決にあたった。
例えば、コンピュータ制御式の通信網が設計され、成る
データ記憶装置の故障によって故障した装置の機能をと
るように他の記憶装置をトリガし、これはコンピュータ
の制御にもとすいて達成される。
この機能が生ずるよう論理的に確保するためには、主た
るコンピュータが故障したときその機能を引継ぐように
他のコンピュータを利用することによって制御コンピュ
ータも故障に対して保護されなげればならない。
中央データ処理システムがサイズおよびスピードにおい
て増大するにつれて、増大した多数の周辺機器を処理す
るそれらの能力も増大する。
したがって、中央処理機と多数の周辺機器の間の通信リ
ンクもますますきびしくなる。
しかし、周辺機器と中央処理システムの間の通信を制御
する冗長コンピュータの設置に含まれる高額の費用のた
め従来技術によってもこれらの通信リンクの安全は容易
には得がたい。
従来技術において周辺機器と中央処理機の間の通信を制
御する冗長コンピュータを利用しない場合、1個の入出
力交換器は通常複数の周辺機器を中央処理システムに接
続するのに使用される。
自明のごとく、この入出力交換器が故障すれば、その交
換器に接続されたすべての周辺機器は閉塞された中央処
理システムへのアクセス径路を有することになろう。
発明の概要 したがってこの発明の目的は周辺制御器と周辺機器の間
に冗長通信径路を設けることにある。
他の目的は成る周辺制御器および周辺機器が割当てられ
た入出力交換器に電力故障があったときにそれらの周辺
制御器および周辺機器を自動的に再割当てを行うことに
ある。
さらに他の目的は周辺制御器および周辺機器を手動的に
入出力交換器に割当てることにある。
この発明の上記目的および全体的な目的は少くとも1個
の附加的なNxMの入出力交換器を設置することにより
達成され、すべての周辺制御器および周辺機器はこの入
出力交換器に接続される。
2個の入出力交換器が使用されるとき1×2の交換器が
各個の周辺制御器および周辺機器に対して設けられる。
システム制御器は少くとも1個の入出力交換器を制御す
るように接続される。
この発明の他の目的および多くの附帯的な利点は図面中
間−の参照数字が同一の部分を表わす添附の図面を参照
しながら以下の詳細な説明によってより一層理解できる
ので容易に認識できよう。
好ましい実施例の説明 中央処理システムに接続された周辺通信網の現在のとこ
ろ好ましい実施例を表わす第1図は1対の入出力交換器
55.61を介して複数の周辺機器75,77.79と
通信する複数の周辺制御器3L33,35を示す。
ナンバー1周辺制御器31は周辺制御多重交換器(マル
チプレクサ)15を介して中央処理機11およびメイン
メモリ13からなる中央データ処理システムと通信する
すべての周辺制御器と同様にナンバー2周辺制御器33
およびナンバーN周辺制御器35は各個の導体25,2
7,29およびメイン導体23によって周辺制御多重交
換器15を介して中央処理システムと通信する。
用語導体は多数の径路母線または各ケーブルが複数の導
線からなるような複数のケーブルリンクを指すことを理
解しなげればならない。
図面中の周辺制御器はそれらの正確な数が設計上の選択
問題であるので不確定な、数として表わされている。
周辺制御多重交換器を介して中央処理システムと通信す
る複数の周辺制御器の概念の特定の構造および機能はこ
の発明の譲受人に譲渡されたイー・エイ・ハックの米国
特許第3408632号「ディジタルコンピュータシス
テムの入出力制御」に詳細に説明されている。
この特許の開示はそれを引用することによってこ\に援
用される。
各周辺制御器31,33.35は2個の入出力交換器5
5,61のいずれかを介して複数の周辺機器75,77
.79と通信する。
ナンバー1周辺制御器31は例えば導体43を介してナ
ンバー1人出力交換器56と通信し、さらに導体45を
介してナンバー2人出力交換器61と通信する。
導体43,45は以下に詳細に説明する1×2の交換器
37によってナンバー1周辺制御器31に接続される。
同様にナンバー2周辺制御器33は1×2の交換器39
を有する。
導体47,49は夫々この交換器をナンバー1人出力交
換器55およびナンバー2人出力交換器61に接続する
同様に、ナンバーN周辺制御器35は夫々導体53゜5
1によって周辺制御器をナンバー1人出力交換器55お
よびナンバー2人出力交換器61に接続する1×2の交
換器41を有する。
すべての周辺制御器3L33,35は同じように構成さ
れていると仮定できる。
すべての1×2の交換器37゜39.41も同じように
構成されている。
ナンバーl入出力交換器55およびナンバー2人出力交
換器61はこの発明に関係する差異を除いて同様に構成
される。
これらの差異は第2図に関連して以下に列挙する。
この発明に使用される入出力交換器の特定の構造および
機能はデー・エヌ・マクドナルドに付与された米国特許
第9200380号「データ処理システム」に詳細に記
載されている。
入出力交換器に関係するコノ発明の要素は引用すること
によってこ亙に援用される。
この発明の概念はそれ自体任意数に拡張できるもので2
個のみ入出力交換器の使用に限定されるものでないこと
は理解されなげればならない。
2個の交換システムはこの発明の理解を容易にするため
簡争化のため1例として選定された。
システム制御器57は包丁説明するように選択された入
出力交換器、この場合、導体59を介してナンバー1人
出力交換器55に接続される。
このシステム制御器は周辺制御器および周辺機器を手動
的にナンバー1人出力交換器55またはナンバー2人出
力交換器61のいずれかに割当てるのを容易にする。
入出力交換器は想像上任意数Nの周辺制御器を任意数M
の周辺機器に接続できるのでNXMの交換器として表わ
される。
各周辺機器はシステム制御器57によって決定されたよ
うな割当てられた入出力交換器を介して成る周辺制御器
と通信する。
ディスクファイル、ディスクパック、テープ駆動器、テ
レタイプ、プリンタ、カードリーグ、カードパンチ、キ
ーボードなどであるナンバー1周辺機器75はその2×
1の交換器81を介して導体63,69によってナンバ
ー1人出力交換器55およびナンバー2人出力交換器6
1に接続される。
同様に、ナンバー2周辺機器77はその2×1の交換器
83を介して導体65.71によってナンバー1人出力
交換器55およびナンバー2人出力交換器61に接続さ
れる。
ナンバーN周辺機器γ9はその2×1の交換器85を介
して夫々導体67.73によってナンバー1人出力交換
器55およびナンバー2人出力交換器61に接続される
上記した周辺機器がすべてデータを並列でなく直列に受
信するタイプであるので、これらの2×1の交換器81
,83,85は同様に構成される。
図面から明白なごとく、利用される周辺機器の数は設計
上の選択問題である。
2×」の交換器81゜83.85の特定の構造および機
能はこの発明と関係するので以下第2図に関連して説明
する。
ここで各周辺機器は1対の入出力交換器55,61を介
してその周辺制御器への冗長径路を有することを言えば
十分であろう。
1個の周辺制御器および1個の周辺機器における回路お
よびハードウェアの好ましい実施例を示す第2図を参照
すれば、特定の周辺制御器を1方の交換器または他方の
交換器を介して特定の周辺機器と通信させる各入出力交
換器における論理回路も図示されている。
第2図は説明を簡単化しこの発明の理解を容易にするた
め1個の周辺制御器と1個の周辺機器の接続のみを図示
している。
ナンバー1周辺制御器31はイー・エイ・ノ・ツクの米
国特許(第3408632号)に記載されている方法に
て周辺制御多重交換器15(第1図)から制御およびデ
ータ信号を受信する。
ハック特許で説明されているように、周辺制御部の構造
は線117,123上に成る制御信号を発生し、線12
1.119上のデータ信号を受信し送信する。
これらの線はナンバー1周辺制御器31をナンバー1人
出力交換器55およびナンバ−2人出力交換器610両
者に接続する1×2の交換器37に接続される。
■×2の交換器37はハブ(hub )ごとに3個のA
NDゲート(および1対の内部接続されたNQRゲート
131 .133からなる。
ANDゲート125,127,129はAハブ89に向
かいANDゲート135,137,139はBハフ91
に向かう。
ハブは1×2の交換器37とそれらの各個の導体43,
45との間の簡単なプラグ可能な内部接続部である。
各導体は複数のケーブルからなる。
導体43は例えばケーブル40.42からなる。
導体45はケーブル48,50からなる。
ケーブル42゜400ような各ケーブルは複数本の導線
からなり、一方線44,52は1本の導線である。
ケーブル40.42はケーブル48,50と同じである
これらによって周辺制御器からのデータおよび制御信号
は入出力交換器に転送される。
ケーブル40.42,48,50からなる多くの他の導
体はこの発明と関連がないので図示されていないことを
理解しなげればならない。
操作システムの一部であるこれらの線上の各種のクロッ
クおよび他の制御信号はこの分野の熟練者の範囲内にお
いて周知であるので、ここでさらに考慮しない。
例えば交換器55のような各入出力交換器はデータ制御
ケーブル、例えば40,42を受は入れ、これらのケー
ブル上の制御信号に応答して制御信号によって指示され
た周辺機器にデータを転送する。
この機能は入出力交換器55内の点線T2によって示さ
れており、ディ・エヌ・マクドナルド等の米国特許(第
3200380号)に構造的および機能的に十分に開示
されている。
各入出力交換器がすべての周辺機器に接続されているこ
とおよび説明の便宜上1個の周辺機器のみが第2図に示
されていることを想起しなげればならない。
より以上の周辺機器を追加するには1個の周辺機器用の
入出力交換器に示された回路を単に重複させればよい。
データをナンバー1周辺機器75に通信すべきであると
仮定すれば、ケーブル60,62中の制御およびデータ
信号並びに線46上の入口選択信号を搬送する導体63
を介して制御およびデータ信号は周辺機器75に転送さ
れる。
ナンバー1周辺制御器31がBハブ91を介してナンバ
ー1周辺機器75と通信すべきであったとすれば、デー
タおよび制御信号はデータおよび制御ケーブル48.5
0を介してナンバー2人出力交換器61に転送されるで
あろう。
周辺機器は概略的に点線74で表わされた入出力交換器
中で選択されるであろう。
このとき同量の制御およびデータ信号はデータおよび制
御線64,66を有する導体69を介してナンバーI周
辺機器75に転送される。
この導体はナンバー1周辺機器75のナンバー2人目9
5に接続されている。
ナンバー1周辺機器75の2×1の交換器81は各入口
につき1対のANDゲートからなる。
ANDゲート141,143はナンバー1人目93に割
当てられ、ANDゲート149,147はナンバー2人
目95に割当てられる。
2個の入口は論理インバータ145によって結合される
線151.153は交換器81から周辺機器75へのデ
ータ転送線である。
明らかに、ケーブル60.62,64,66を介して2
個の入口93゜95に到来する制御線はこの発明の一部
でないのでここに示されていない。
しかし、これらは操作システムの一部ではある。
周辺機器に対する制御信号の機能および順序はこの分野
の熟練者の範囲内において周知であって、したがってこ
こではさらに説明を行わない。
システム制御器57はケーブル87によって1個の入出
力交換器55に接続される。
このケーブル87はシステム制御器中のスイッチの摺動
子および接点を負電圧源101,102、正電圧源10
3.104または0電位即ち接地電位に接続する導線を
有する。
再び説明の便宜上1組のスイッチのみがナンバーl入出
力交換器55中のこれらの電圧源に接続されているとし
て図示されている。
周辺制御器1゜スイッチ105、周辺機器1、スイッチ
107が図示のごとく接続されている。
しかし、各周辺制御器および各周辺機器はナンバー1周
辺制御器31およびナンバー1周辺機器75用に第2図
に示されたものと同じ各自のスイッチおよび関連した回
路を有することを理解しなげればならない。
電圧源の外にナンバー1人出力交換器55は夫々線44
,45を介して信号を発生する1対の論理インバータ9
7,99を有する。
線44上の信号は交換禁止レベルを表わす。
線46上の信号は入口選択レベルを表わす。
ナンバー2人出力交換器61もこの発明に関係しかつB
ハブ91を介して1×2の交換器37に供給される線5
2上の信号を発生する論理インバータ113に接続され
た負電圧源115をそなえた追加的な回路を有する。
この配置および内部接続によって、スイッチ105.1
07はそれらのセット状態によっていかなる入出力交換
器を介してナンバー1周辺制御器31のような周辺制御
器とナンバー1周辺機器75のような周辺機器が互いに
通信するがを決定する。
1例として、スイッチ105の摺動子109が1接点位
置にセットされていると仮定すれば、負電圧源101が
接地に接続されるので論理インバータ97の入力の点8
2は低レベルに保たれる。
点82上の低レベルによって論理インバータ97は線4
4上の電位を高レベルとし、NORゲート131,13
3およびANDゲート127゜129の入力に高レベル
を供給する。
またナンバー2人出力交換器61中の負電圧源115が
動作し論理インバータ113が線52上の電位を高レベ
ルにすると仮定すれば、高レベルがNCRゲート131
の他の入力に供給される。
NORゲート131の両人力が高レベルであってAND
ゲート125の入力の1つ、NORゲート133の他方
の入力およびANDゲート135の入力の1つが低レベ
ルとなるので、NORゲート131の出力は低レベルと
なろう。
NORゲート133の一方の入力が高レベル他方の入力
が低レベルであるので、その出力は低レベルとなりAN
Dゲ−)1390入力の1つおよびANDゲート137
0入力の1つを低レベルとし、Bノ・ブ91は非駆動と
される。
他方、Aノ・ブ89は線44上で受信された高レベルに
よって駆動される。
したがって、周辺機器はナンバー1人出力交換器55の
みを介して周辺制御器と通信する。
周辺制御器のスイッチ105の摺動子109が2接点位
置に移動したと仮定すれば、正電圧源が負電圧源101
に接続されるので論理インバータ970入力の点82は
高レベルとなる。
これによって低レベルが交換禁止線44上に与えられ、
低レベルがNORゲート131の入力の1つおよびAN
Dゲート127,129に供給される。
低レベルはまたNORゲート133の入力の1つに供給
される。
再びナンバー2人出力交換器61から高レベルが線52
上に導入されたと仮定れば、高レベルがNORゲート1
31の他方の入力に供給されNORゲート131は低レ
ベルを発生する。
この結果、低レベルがNORゲート133の他方の入力
、ANDゲート125の1方の入力およびANDゲート
135の1方の入力に印加される。
NORゲート133の両人力は低レベルであるのでその
ゲート出力は高レベルとなりANDゲート139.13
7を駆動する。
したがって、Aハフ89が非駆動とされBハブが駆動さ
れることが理解できよう。
したがって、ナンバー1周辺制御器31はナンバー2人
出力交換器61のみを介してナンバー1周辺機器35と
通信できる。
周辺機器1のスイッチ107を参照し図示のごとくスイ
ッチ摺動子111がナンバ−1接点位置にあると仮定す
れば、負電圧源102が接地に接続されるので論理イン
バータ99の入力の点84は低レベルとなる。
論理インバータは入口選択線46に高レベルを印加し、
ANDゲート143゜141の入力の1つは高レベルと
なるとともに論理インバータ145によってANDゲー
ト149゜147の入力の1つは低レベルとなる。
理解しうるように、このレベルの組合せによってナンバ
ー2人口95は禁止されナンバー1人口93は駆動され
る。
スイッチ107の摺動子111がナンバ−2接点位置に
あると仮定すれば、正電圧源104が負電圧源102に
接続されるので高レベルが論理インバータ99の入力、
点84に印加される。
これによって低レベルが入口選択線46に印加され、低
レベルがANDゲート143およびANDゲート141
の入力の1つに印加される。
論理インバータ1450入力にある低レベルによって高
レベルがANDゲート147の入力の1つおよびAND
ゲート1490入力の1つに印加される。
したがって、入口が禁止され入口2が駆動される。
したがって、システム制御器57のスイッチはいずれの
入出力交換器を介して周辺制御器と周辺機器が互いに通
信するかを選択する。
この発明の自動再割当て能力を示すために、周辺制御ス
イッチ105および周辺機器スイッチ1070両方が図
示のごとく1接点位置にセットされナンバー1周辺匍脚
器31がナンバー1人出力交換器55を介してナンバー
1周辺機器15と通信していると仮定する。
スイッチのセットの結果、交換禁止線44上の信号レベ
ルは高く、入口選択線46上の信号レベルも高い。
上記のごとく、ナンバー2人出力交換器61からの高レ
ベルが線52上で受信されていると仮定すれば、線44
上の高レベルによってNORゲート131の再入力は高
レベルその出力は低レベルとなり、NORゲ−4133
の出力は低レベルとなりBハブ91を禁止する。
一方、線44上の高レベルはANDゲート127,12
9を駆動しA中心点89を駆動する。
既述のごとく、線47上の高レベルはANDゲート14
1,143を駆動し、論理インバータ145によってA
NDゲート149゜147を禁止する。
さてナンバー1人出力交換器55において電力故障があ
ると仮定すれば、線44.46上の信号レベルは両方と
も低レベルに低下し、一方ナンバー2人出力交換器61
は電力故障を受けていないので線52上の信号レベルは
高レベルのままである。
したがって、NORゲート131の両人力は高レベルと
低レベルであってその出力は低レベルとなり、NORゲ
ート133の入力の1つに低レベルを印加する。
線44上の低レベルはまたNORゲート133の他方の
入力およびANDゲ−)127,129の1方の入力に
印加され、A入口89を禁止する。
2人力の低レベルでよってNORゲート133は高レベ
ルの出力を持ち、ANDゲート139,137が駆動さ
れBハフ91が駆動される。
したがって、ナンバー1周辺制御器31からの線119
上にあるデータはナンバー2人出力交換器61を介して
ナンバー1周辺機器75に供給される。
既述のごとく、入口1への線46上の信号が低レベルで
あってナンバー1人出力交換器55が不能となってしま
ったので、論理インバータ145の出力は高レベルにあ
ってANDゲート149 、147を駆動し、ナンバー
1周辺機器T5からのデータはナンバー2人口95によ
ってナンバー2人出力交換器61に転送される。
回路によって上記と同様の方法で追従するがナンバー2
位置にある周辺制御器スイッチ105および周辺機器ス
イッチ101によって、もしナンバー2人出力交換器6
1が電力故障を起こせば、低レベルが線52に印加され
、低レベルがNORゲート131の入力の1つに印加さ
れその出力は低レベルとなりNORゲート133の1方
の入力も低レベルとなることが理解できよう。
NORゲ−N33への高レベルおよび低レベル入力によ
ってその出力は低レベルとなり、ANDゲート139.
137、したがってBハブ91を非駆動とする。
しかし、この場合、ナンバー2人出力交換器61に割当
てられた周辺制御器および周辺機器は各個のスイッチの
摺動子を1接点位置に移動させることによって手動的に
ナンバー1人出力交換器55に切換えることができる。
上記の説明からこの発明は周辺制御器と周辺機器の間に
冗長通信径路を設け、周辺制御器と周辺機器を成る入出
力交換器に手動的に割当てるほかに成る入出力交換器が
電力故障のため不能となったとき自動的に成る周辺制御
器と周辺機器を再び割当てる。
自明のごとく、上記の教示を参照してこの発明の多(の
変更および変型が可能である。
したがって、この発明は添付のクレームの範囲内におい
で特定的に記述した方法以外でも実施しうろことは理解
されなげればならない。
この発明についてはつぎに記載するような実施態様が可
能である。
(1)コンピュータシステムにおいて、N個の周辺制御
器とM個の周辺機器の間に冗長通信路を設ける通信網で
あって、 上記N個の周辺制御器と上記M個の周辺機器の各々に接
続された複数の入出力交換器と、成る周辺制御器および
成る周辺機器を手動的に成る入出力交換器に割当てる手
段と、 電力損失を蒙っている交換器に割当てられた周辺制御器
および周辺機器を再び自動的に他の交換器に割当てる手
段、 をそなえたコンピュータ通信網。
(2)前項(1)の通信網において、各々の周辺制御器
および周辺機器においてその各個の制御器または周辺機
器を上記複数の入出力交換器の各々に接続する交換回路
を附加的にそなえた通信網。
(3)前項(1)の通信網において、上記複数の入出力
交換器の各々が上記周辺制御器のすべてに交換禁止信号
を与え、成る選択された入出力交換器のみが上記周辺機
器の各々に入口選択信号を与える通信網。
(4)前項(1)の通信網において、上記手動割当て手
段は複数のスイッチからなり、その各個は周辺制御器お
よび周辺機器の各々に対し設けられ各個の周辺制御器ま
たは周辺機器に供給すべき高信号レベルまたは低信号レ
ベルのいずれかを選択する通信網。
(5)コンピュータシステムにおいて、N個の周辺制御
器とM個の周辺機器の間に冗長通信路を設ける通信網で
あって、 上記N個の周辺制御器と上記M個の周辺機器の各々に接
続され、それぞれが成る数の周辺制御器およびこれに割
当てられた周辺機器のみを有する1対の入出力交換器と
、 上記入出力交換器の1つの電力損失に応答し、電力損失
を蒙っている交換器に割当てられた周辺制御器および周
辺機器を自動的に他の入出力交換器に再び割当てる手段
、 をそなえたコンピュータ通信網。
(6)前項(5)の通信網において、上記手段は部分的
に上記1対の入出力交換器内にあって、上記周辺制御器
のすべてに交換禁止信号を与えるとともに上記1対の入
出力交換器の1つから上記周辺機器の各個に入口選択信
号を与える通信網。
(7)前項(6)の通信網において、上記1対の入出力
交換器の第1のものから成る周辺制御器への高レベルの
交換禁止信号および上記1対の入出力交換器の第2のも
のから同一の周辺制御器への高レベルの交換禁止信号に
よって、その制御器を上記1対の入出力交換器の第1の
ものに割当てる通信網。
(8)前項(6)の通信網において、上記1対の入出力
交換器の第1のものから成る周辺制御器への低レベルの
交換禁止信号および上記1対の入出力交換器の第2のも
のから同一の周辺制御器への高レベルの交換禁止信号に
よって、その制御器を上記1対の入出力交換器の第2の
ものに割当てる通信網。
(9)前項(6)の通信網において、第1の入出力交換
器から成る周辺機器への高レベルの入口選択信号によっ
てその周辺機器を第1の入出力交換器に割当てる通信網
(10)前項(6)の通信網において、第1の入出力交
換器から成る周辺機器への低レベルの入口選択信号によ
ってその周辺機器を上記1対の入出力交換器の第1のも
のに割当てる通信網。
(11)第項(5)の通信網において、成る周辺制御器
および成る周辺機器を手動的に上記1対の入出力交換器
の第1または第2のものに割当てる手段をそなえた通信
網。
02)前項0υの通信網において、上記手動割当て手段
は複数のスイッチからなり、その各個はN個の周辺制御
器およびM個の周辺機器の各々に対して設けられ、各個
の制御器に関連したスイッチはその各個の周辺制御器に
供給すべき高レベルまたは低レベルの交換禁止信号のい
ずれかを選択し、各個の周辺機器に関連したスイッチは
その各個の周辺機器に供給すべき高レベルまたは低レベ
ルの入口選択信号のいずれかを選択する信号網。
α3)前項(12)の通信網において、上記手動再割当
て手段は部分的に上記第1および第2の入出力交換器の
各々の内部にあって、上記周辺制御器のすべて交換禁止
信号を与えるとともに第1の入出力交換器から上記周辺
機器の各個の入口選択信号を与える通信網。
(14) 前項02)の通信網において、第1の入出
力交換器から成る周辺制御器への高レベルの交換禁止信
号および上記1対の入出力交換器の第2のものから同一
の周辺制御器への高レベルの交換禁止信号によってその
制御器を第1の入出力交換器に再び割当てる通信網。
0つ 前項(12)の通信網において、第1の入出力交
換器から成る周辺制御器への低レベルの交換禁止信号お
よび第2の入出力交換から同一の制御器への高レベルの
交換禁止信号によってその制御器を第2の入出力制御器
に再び割当てる通信網。
(■6)前項02)の通信網において、第1の入出力交
換器から成る周辺機器への高レベルの入口選択信号によ
ってその周辺機器を第1の入出力交換器に再び割当てる
通信網。
07)前項(12)の通信網において、第1の入出力交
換器から成る周辺機器への低レベルの入口選択信号によ
ってその周辺機器を第2の入出力交換器に再び割当てる
通信網。
【図面の簡単な説明】
第1図はブロックダイアグラムにて中央処理システムに
接続された周辺通信網を示し、第2図は第1図の各種の
機能ブロックに利用される好ましい論理回路を示す。 図中、11・・・・・・中央処理機、13・・・・・・
メインメモリ、15・・・・・・周辺制御多重交換器、
31,33゜35・・・・・・周辺制御器、51,61
・・・・・・入出力交換器、75 、77 、79・・
・・・・周辺機器、57・−・・・・システム制御器。

Claims (1)

  1. 【特許請求の範囲】 1 コンピュータシステムにおいて、N個の周辺制御器
    とM個の周辺制御器の間に冗長通信路を設ける通信網で
    あって、 前記N個の周辺制御器と前記M個の周辺機器の各々に接
    続され、それぞれがある数の周辺制御器およびこれに割
    当てられた周辺機器のみを有する1対の入出力交換器5
    5,61と、 前記入出力交換器の1つの電力損失に応答して、電力損
    失を蒙っている交換器に割当てられた周辺制御器および
    周辺機器を自動的に他の入出力交換器に再び割当てる手
    段37,97,99,113とを備え、 前記手段37,97,99,113は前記対の入出力交
    換器の各々内に部分的に設けられ、かつ前記対の入出力
    交換器の1つから交換禁止信号を前記すべての周辺制御
    器へ与えかつ入口選択信号を前記周辺装置の各々へ与え
    、 前記対の入出力交換器の第1のもの″から1つの周辺制
    御器への高レベルの交換禁止信号と、前記対の入出力交
    換器の第2のものからその同じ周辺制御器への高レベル
    の交換禁止信号とがその制御器を前記対の入出力交換器
    の第1のものへ割当て、前記対の入出力交換器の第1の
    ものから周辺制御器への低レベルの交換禁止信号と、前
    記対の入出力交換器の第2のものからその同じ周辺制御
    器へのハイレベルの交換禁止信号とはその制御器を前記
    対の入出力交換器の第2のものへ割当て、第1の入出力
    交換器から周辺装置への高レベルの入口選択信号はその
    周辺装置を第1の入出力交換器へ割当て、 第1の入出力交換器から周辺装置への低レベルの入口選
    択信号はその周辺装置を前記対の入出力交換器の第2の
    ものへ割当てる、コンピュータ通信網。 2 コンピュータシステムにおいて、N個の周辺制御器
    とM個の周辺機器の間に冗長通信路を設ける通信網であ
    って、 前記N個の周辺制御器と前記M個の周辺機器の各々に接
    続され、それぞれがある数の周辺制御器およびこれに割
    当てられた周辺機器のみを有する1対の入出力交換器5
    5.61と、 前記入出力交換器の1つの電力損失に応答して電力損失
    を蒙っている交換器に割当てられた周辺制御器および周
    辺機器を自動的に他の入出力交換器に再び割当てる手段
    37,9γ、99,113と、 ある周辺制御器およびある周辺機器を手動的に前記1対
    の入出力交換器の第1または第2のものに割当てる手段
    57とを備え、 前記手動的割当て手段57は、 N個の周辺制御器ごとに設けられるスイッチとM個の周
    辺装置ごとに設けられるスイッチとからなる複数個のス
    イッチを備え、各周辺制御器に関連のスイッチはそのそ
    れぞれの周辺制御器へ送られるべき高レベルまたは低レ
    ベルのいずれかの交換禁止信号を選択し、各周辺装置に
    関連のスイッチはそのそれぞれの周辺装置へ送られるべ
    き高レベルまたは低レベルの入口選択信号のいずれかを
    選択し、 前記自動的再割当てのための手段37,97゜99.1
    13は前記第1および第2の入出力交換器の各々内に部
    分的に設けられ、かつ第1の入出力交換器から交換禁止
    信号を前記すべての周辺制御器へ与えかつ前記周辺装置
    の各々へ入口選択信号を与え、 第1の入出力交換器から周辺制御器への高レベルの交換
    禁止信号と、前記対の入出力交換器の第2のものからそ
    の同じ周辺制御器への高レベル交換禁止信号とが、第1
    の入出力交換器へその制御器を再割当てし、 第1の入出力交換器から周辺制御器への低レベルの交換
    禁止信号と、第2の入出力交換器からその同し制御器へ
    の高レベルの交換禁止信号とがその制御器を第2の入出
    力交換器へ再割当てし、第1の入出力交換器から周辺装
    置への高レベルの入口選択信号はその周辺装置を第1の
    入出力交換器へ再割当てし、かつ 第1の入出力交換器から周辺装置への低レベルの入口選
    択信号はその周辺装置を第2の入出力交換器へ再割当て
    する、コンピュータ通信網。
JP49049627A 1973-05-21 1974-05-01 コンピユ−タツウシンモウ Expired JPS5845048B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US36224973A 1973-05-21 1973-05-21

Publications (2)

Publication Number Publication Date
JPS5011634A JPS5011634A (ja) 1975-02-06
JPS5845048B2 true JPS5845048B2 (ja) 1983-10-06

Family

ID=23425320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49049627A Expired JPS5845048B2 (ja) 1973-05-21 1974-05-01 コンピユ−タツウシンモウ

Country Status (11)

Country Link
US (1) US3792448A (ja)
JP (1) JPS5845048B2 (ja)
BE (1) BE814658A (ja)
BR (1) BR7403540D0 (ja)
CA (1) CA1031076A (ja)
CH (1) CH608299A5 (ja)
DE (1) DE2420214C2 (ja)
FR (1) FR2231052B1 (ja)
GB (1) GB1448890A (ja)
IT (1) IT1010008B (ja)
NL (1) NL181056C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62116837U (ja) * 1986-01-16 1987-07-24
JPH042051Y2 (ja) * 1985-09-20 1992-01-23
JPH042050Y2 (ja) * 1984-10-08 1992-01-23

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905023A (en) * 1973-08-15 1975-09-09 Burroughs Corp Large scale multi-level information processing system employing improved failsaft techniques
US3949380A (en) * 1974-04-22 1976-04-06 Honeywell Information Systems, Inc. Peripheral device reassignment control technique
US4010450A (en) * 1975-03-26 1977-03-01 Honeywell Information Systems, Inc. Fail soft memory
JPS53121441A (en) * 1977-03-31 1978-10-23 Toshiba Corp Duplicated information processor
JPS5845730B2 (ja) * 1978-02-08 1983-10-12 株式会社日立製作所 切替機構
US4747047A (en) * 1985-12-06 1988-05-24 Unisys Corporation Data transfer system using two peripheral controllers to access dual-ported data storage units
US5212785A (en) * 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
US6181929B1 (en) * 1996-05-20 2001-01-30 Motorola, Inc. Method for switching cell site controllers
GB2328352A (en) * 1997-08-12 1999-02-17 Lucent Technologies Uk Limited Redundant communication network

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601807A (en) * 1969-01-13 1971-08-24 Ibm Centralized crosspoint switching unit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1105473A (en) * 1964-04-01 1968-03-06 English Electric Computers Ltd Control of peripheral devices of computer
US3421150A (en) * 1966-08-26 1969-01-07 Sperry Rand Corp Multiprocessor interrupt directory
DE1282673B (de) * 1966-09-21 1968-11-14 Siemens Ag Schaltungsanordnung fuer UEbertragungsanlagen mit zweifach vorhandenen UEbertragungswegen und Einrichtungen zum Umschalten im Stoerungsfalle, insbesondere fuer Daten- und Fernwirkinformationen
US3593302A (en) * 1967-03-31 1971-07-13 Nippon Electric Co Periphery-control-units switching device
US3573741A (en) * 1968-07-11 1971-04-06 Ibm Control unit for input/output devices
GB1394431A (en) * 1971-06-24 1975-05-14 Plessey Co Ltd Multiprocessor data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601807A (en) * 1969-01-13 1971-08-24 Ibm Centralized crosspoint switching unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042050Y2 (ja) * 1984-10-08 1992-01-23
JPH042051Y2 (ja) * 1985-09-20 1992-01-23
JPS62116837U (ja) * 1986-01-16 1987-07-24

Also Published As

Publication number Publication date
BR7403540D0 (pt) 1974-12-03
NL7406074A (ja) 1974-11-25
GB1448890A (en) 1976-09-08
DE2420214A1 (de) 1974-12-12
FR2231052A1 (ja) 1974-12-20
CA1031076A (en) 1978-05-09
NL181056C (nl) 1987-06-01
IT1010008B (it) 1977-01-10
BE814658A (fr) 1974-09-02
CH608299A5 (ja) 1978-12-29
US3792448A (en) 1974-02-12
JPS5011634A (ja) 1975-02-06
DE2420214C2 (de) 1983-09-22
FR2231052B1 (ja) 1976-12-17

Similar Documents

Publication Publication Date Title
US4635250A (en) Full-duplex one-sided cross-point switch
US3984819A (en) Data processing interconnection techniques
US3553656A (en) Selector for the dynamic assignment of priority on a periodic basis
JPS5845048B2 (ja) コンピユ−タツウシンモウ
US5875314A (en) Configurable connection fabric for providing serial backplanes with adaptive port/module bandwidth
JPS6253865B2 (ja)
US3226692A (en) Modular computer system
US4381543A (en) Controller port switch arrangement for sharing stored data among different systems
US5544330A (en) Fault tolerant interconnect topology using multiple rings
EP1194852B1 (en) Data storage system
GB2144892A (en) Multi-processor office system complex
JPS5839331B2 (ja) 要求選択方式
EP1415234B1 (en) High density severlets utilizing high speed data bus
JPS638500B2 (ja)
EP1194853A1 (en) A fibre channel by-pass
JP2507140B2 (ja) 多重並列デ―タバス装置
JPS5878221A (ja) バス制御システム
CA1037610A (en) Fallsoft peripheral exchange
US6216194B1 (en) Information processing unit for separately controlling a plurality of shared buses
JPH0569332B2 (ja)
JP3405677B2 (ja) システム制御装置の二重化機構
JPS62278644A (ja) 2重化系切替方式
JPH0247752A (ja) チャネル切換方式
JPS58140828A (ja) 装置機番設定回路
JPH07113916B2 (ja) 複合計算機システム