JPH0247752A - チャネル切換方式 - Google Patents
チャネル切換方式Info
- Publication number
- JPH0247752A JPH0247752A JP19847188A JP19847188A JPH0247752A JP H0247752 A JPH0247752 A JP H0247752A JP 19847188 A JP19847188 A JP 19847188A JP 19847188 A JP19847188 A JP 19847188A JP H0247752 A JPH0247752 A JP H0247752A
- Authority
- JP
- Japan
- Prior art keywords
- input
- channel unit
- output device
- channel
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
少な（とも、中央処理装置（ＣＰＵ）と、複数個のチャ
ネルユニット群と、複数個の入出力装置接続部群と、外
部装置、例えば、サービスプロセッサ（ＳＶＰ）とを有
する計算機システムにおけるチャネル切り換え方式に関
し 任意のチャネルユニットの障害時に、他のチャネルユニ
ットと上記障害のチャネルユニットに接続されていた入
出力装置接続部とを動的に接続して、システムダウンを
解消することを目的とし上記複数個のチャネルユニット
群と、上記入出力装置接続部群との間に、任意のチャネ
ルユニットと任意の入出力装置接続部とを接続するパス
接続マトリックス部を設け、中央処理装置（ＣＰＵ）か
らの指示に基づいて、上記外部装置から制御情報により
、該パス接続マトリックス部を制御し、任意のチャネル
ユニットと任意の入出力装置接続部との接続を動的に切
り換えて接続するように構成する。
ネルユニット群と、複数個の入出力装置接続部群と、外
部装置、例えば、サービスプロセッサ（ＳＶＰ）とを有
する計算機システムにおけるチャネル切り換え方式に関
し 任意のチャネルユニットの障害時に、他のチャネルユニ
ットと上記障害のチャネルユニットに接続されていた入
出力装置接続部とを動的に接続して、システムダウンを
解消することを目的とし上記複数個のチャネルユニット
群と、上記入出力装置接続部群との間に、任意のチャネ
ルユニットと任意の入出力装置接続部とを接続するパス
接続マトリックス部を設け、中央処理装置（ＣＰＵ）か
らの指示に基づいて、上記外部装置から制御情報により
、該パス接続マトリックス部を制御し、任意のチャネル
ユニットと任意の入出力装置接続部との接続を動的に切
り換えて接続するように構成する。
本発明は、少なくとも、中央処理装置（ＣＰＵ）と。
複数個のチャネルユニット群と、入出力装置接続部群と
、外部装置、例えば、サービスプロセッサ（ＳＶＰ）と
を有する計算機システムにおけるチャネル切り換え方式
に関する。
、外部装置、例えば、サービスプロセッサ（ＳＶＰ）と
を有する計算機システムにおけるチャネル切り換え方式
に関する。
最近の計算機システムで処理されるデータ処理の多様化
と、複雑化に伴って、入出力装置の数も増大する動向に
ある。
と、複雑化に伴って、入出力装置の数も増大する動向に
ある。
又、最近のオンライン化動向に伴い、該計算機システム
の信頼度の向上に対する要求が増大する傾向にある。
の信頼度の向上に対する要求が増大する傾向にある。
従って、あるチャネルユニットに障害が発生しても、す
ぐシステムダウンに繋がることのないチャネル切り換え
方式が要求される。
ぐシステムダウンに繋がることのないチャネル切り換え
方式が要求される。
〔従来の技術と発明が解決しようとする課題〕第３図は
従来の計算機システムの構成例を示した図である。
従来の計算機システムの構成例を示した図である。
本図に示すように、従来の計算機システムにおいては、
ハードウェアの初期設定情報として、チャネルユニット
３ａの物理機番に対して、論理機番をシステム構成に
合わせて決定している。
ハードウェアの初期設定情報として、チャネルユニット
３ａの物理機番に対して、論理機番をシステム構成に
合わせて決定している。
即ち、該チャネルユニット３ａの物理機番に対する論理
機番は１対１となって固定されており、物理的に接続さ
れる入出力装置接続部４ａ、入出力装置８も、該論理機
番に対して１対１となっている。
機番は１対１となって固定されており、物理的に接続さ
れる入出力装置接続部４ａ、入出力装置８も、該論理機
番に対して１対１となっている。
従って、任意のチャネルユニット３ａが使用不可能とな
った場合に、そのチャネルユニット３ａに接続されてい
る入出力装置接続部４ａ＋入出力装置８も同時に使用不
可能となる問題があった。
った場合に、そのチャネルユニット３ａに接続されてい
る入出力装置接続部４ａ＋入出力装置８も同時に使用不
可能となる問題があった。
本発明は上記従来の欠点に鑑み、少なくとも、中央処理
装置（ＣＰＵ）と、複数個のチャネルユニット群と、入
出力装置接続部群と、外部装置、例えば、サービスプロ
セッサ（ＳＶＰ）とを有する計算機システムにおけるチ
ャネル切り換え方式において、任意のチャネルユニット
め障害時に、他のチャネルユニットと上記障害のチャネ
ルユニットに接続されていた入出力装置接続部とを動的
に接続して、システムダウンを解消するチャネル切換方
式を提供することを目的とするものである。
装置（ＣＰＵ）と、複数個のチャネルユニット群と、入
出力装置接続部群と、外部装置、例えば、サービスプロ
セッサ（ＳＶＰ）とを有する計算機システムにおけるチ
ャネル切り換え方式において、任意のチャネルユニット
め障害時に、他のチャネルユニットと上記障害のチャネ
ルユニットに接続されていた入出力装置接続部とを動的
に接続して、システムダウンを解消するチャネル切換方
式を提供することを目的とするものである。
第１図は本発明のチャネル切換方式の原理図である。
上記の問題点は下記の如くに構成されたチャネル切換方
式によって解決される。
式によって解決される。
少なくとも、中央処理装置（ＣＰＵ） １と、複数個の
チャネルユニット群３と、複数個の入出力装置接続部群
４と、外部装置５とを有する計算機システムにおいて、 上記複数個のチャネルユニット群３と、上記入出力装置
接続部群４との間に、任意のチャネルユニット ３ａと
任意の入出力装置接続部４ａとを接続するパス接続マト
リックス部７を設け、中央処理装置（ＣＰＵ） １から
の指示に基づいて、上記外部装置５から制御情報により
、該パス接続マトリックス部７を制御し、任意のチャネ
ルユニット３ａと任意の入出力装置接続部４ａとの接続
パスを動的に切り換えるように構成する。
チャネルユニット群３と、複数個の入出力装置接続部群
４と、外部装置５とを有する計算機システムにおいて、 上記複数個のチャネルユニット群３と、上記入出力装置
接続部群４との間に、任意のチャネルユニット ３ａと
任意の入出力装置接続部４ａとを接続するパス接続マト
リックス部７を設け、中央処理装置（ＣＰＵ） １から
の指示に基づいて、上記外部装置５から制御情報により
、該パス接続マトリックス部７を制御し、任意のチャネ
ルユニット３ａと任意の入出力装置接続部４ａとの接続
パスを動的に切り換えるように構成する。
即ち、本発明によれば、少な（とも、中央処理装置（Ｃ
ＰＵ）と、複数個のチャネルユニット群と。
ＰＵ）と、複数個のチャネルユニット群と。
入出力装置接続部群と、外部装置、例えば、サービスプ
ロセッサ（ＳＶＰ）とを有する計算機システムにおける
チャネル切り換え方式において、該計算機システムに使
用されるチャネルユニットの物理的に固定されたチャネ
ルユニットと入出力装置接続部間のパスを動的に切り換
えることができるようにすることで、チャネルユニット
と入出力装置接続部間のパスを１対１の関係から解放し
、任意のパスを選択できるようにしたものである。
ロセッサ（ＳＶＰ）とを有する計算機システムにおける
チャネル切り換え方式において、該計算機システムに使
用されるチャネルユニットの物理的に固定されたチャネ
ルユニットと入出力装置接続部間のパスを動的に切り換
えることができるようにすることで、チャネルユニット
と入出力装置接続部間のパスを１対１の関係から解放し
、任意のパスを選択できるようにしたものである。
これにより、任意のチャネルユニットの障害時等で、該
チャネルユニットが使用不可能となった場合でも、その
チャネルユニットに接続されている入出力制御装置、入
出力装置を、例えば、待機系のチャネルユニット或いは
、システム運用上において優先順位の低いチャネルユニ
ットに切換えることにより、入出力装置の資源を失うこ
となくシステムの継続運用が可能になるという効果が得
られる。
チャネルユニットが使用不可能となった場合でも、その
チャネルユニットに接続されている入出力制御装置、入
出力装置を、例えば、待機系のチャネルユニット或いは
、システム運用上において優先順位の低いチャネルユニ
ットに切換えることにより、入出力装置の資源を失うこ
となくシステムの継続運用が可能になるという効果が得
られる。
以下本発明の実施例を図面によって詳述する。
前述の第１図が本発明のチャネル切換方式の原理図であ
り、第２図は本発明の一実施例を示した図であって、（
ａ）は通常の状態を示し、（ｂ）は待機系のチャネルユ
ニットに切換えた場合を示し、（ｃ）は優先順位の低い
チャネルユニットに切換えた場合を示しており、第１図
、第２図のパス接続マトリックス部７が本発明を実施す
るのに必要な手段である。尚、全図を通して同じ符号は
同じ対象物を示している。
り、第２図は本発明の一実施例を示した図であって、（
ａ）は通常の状態を示し、（ｂ）は待機系のチャネルユ
ニットに切換えた場合を示し、（ｃ）は優先順位の低い
チャネルユニットに切換えた場合を示しており、第１図
、第２図のパス接続マトリックス部７が本発明を実施す
るのに必要な手段である。尚、全図を通して同じ符号は
同じ対象物を示している。
以下、第１図を参照しながら第２図によって本発明のチ
ャネル切換方式を説明する。
ャネル切換方式を説明する。
先ず、（ａ）図に示したように、通常の運用状態におい
ては、図示されている如くに、各チャネルユニット ３
ａの物理機番（Ａ−Ｄ）と、論理機番（０〜２、待機系
）と、システム運用上の優先順位が決まっており、チャ
ネルユニット（Ｄ） ３ａが待機系である。
ては、図示されている如くに、各チャネルユニット ３
ａの物理機番（Ａ−Ｄ）と、論理機番（０〜２、待機系
）と、システム運用上の優先順位が決まっており、チャ
ネルユニット（Ｄ） ３ａが待機系である。
ここで、物理機番（Ｂ）のチャネルユニット３ａが障害
時の論理機番と、入出力パスの切換動作を以下に説明す
る。
時の論理機番と、入出力パスの切換動作を以下に説明す
る。
■ 中央処理装置（ＣＰＵ） １から、外部装置、例え
ば、サービスプロセッサ（ＳＶＰ） ５に接続変更通知
を行う。
ば、サービスプロセッサ（ＳＶＰ） ５に接続変更通知
を行う。
■ 該通知を受けたサービスプロセッサ（ＳＶＰ）５は
、物理機番“Ｂ”のチャネルユニット３ａの論理機番“
１”を未使用機番（例えば、“３”以上の機番で、本例
では、図示されている如くに“３”）に変更し、待機系
の物理機番“Ｄ”の論理機番を“１”に変更する。
、物理機番“Ｂ”のチャネルユニット３ａの論理機番“
１”を未使用機番（例えば、“３”以上の機番で、本例
では、図示されている如くに“３”）に変更し、待機系
の物理機番“Ｄ”の論理機番を“１”に変更する。
■ そして、該サービスプロセッサ（ＳＶＰ） ５は切
換制御部６に対して、物理機番“Ｂ″の入出力パスをパ
ス接続マトリックス７において切り離し、物理機番“Ｄ
”のチャネルユニット３ａからのパスを接続するように
指示する。
換制御部６に対して、物理機番“Ｂ″の入出力パスをパ
ス接続マトリックス７において切り離し、物理機番“Ｄ
”のチャネルユニット３ａからのパスを接続するように
指示する。
■ 次に・該サービスプロセッサ（ＳＶＰ） ５はシス
テム運用上の優先順位の変更管理を行う。
テム運用上の優先順位の変更管理を行う。
具体的には、該待機系のチャネルユニット３ａの優先順
位を、該障害となったチャネルユニット（Ｂ） ３ａの
優先順位である“２″とする。
位を、該障害となったチャネルユニット（Ｂ） ３ａの
優先順位である“２″とする。
■ ここで、該サービスプロセッサ（ＳＶＰ） ５は中
央処理装置（ＣＰＵ） １に対して接続変更終了を通知
する。（（ｂ）図参照） ■ 又、（ｃ）図に示されているように、待機系のチャ
ネルユニット（Ｄ）３ａが実装されていない場合には、
物理機番″Ｃ”のチャネルユニット３ａの論理機番の変
更（“２”→“ｌ”）と、パス接続マトリックス７での
入出力パスの切換え処理を実行する。
央処理装置（ＣＰＵ） １に対して接続変更終了を通知
する。（（ｂ）図参照） ■ 又、（ｃ）図に示されているように、待機系のチャ
ネルユニット（Ｄ）３ａが実装されていない場合には、
物理機番″Ｃ”のチャネルユニット３ａの論理機番の変
更（“２”→“ｌ”）と、パス接続マトリックス７での
入出力パスの切換え処理を実行する。
但し、この場合には、チャネルユニット（Ｃ） ３ａに
接続されていた入出力装置“Ｘ”８を切離してもシステ
ム運用が可能であることと、システム運用上の優先順位
で優先順位の低い（本例では“２“）チャネルユニット
に切換えるようにする。
接続されていた入出力装置“Ｘ”８を切離してもシステ
ム運用が可能であることと、システム運用上の優先順位
で優先順位の低い（本例では“２“）チャネルユニット
に切換えるようにする。
このように、本発明は、少なくとも、中央処理装置（Ｃ
ＰＵ）と、複数個のチャネルユニット群と。
ＰＵ）と、複数個のチャネルユニット群と。
入出力装置接続部群と、外部装置、例えば、サービスプ
ロセッサ（ＳＶＰ）とを有する計算機システムにおける
チャネル切り換え方式において、該複数個のチャネルユ
ニット群と入出力装置接続部に接続される物理的なパス
群を、当該計算機システム内において動的に切換えるよ
うにした所に特徴がある。
ロセッサ（ＳＶＰ）とを有する計算機システムにおける
チャネル切り換え方式において、該複数個のチャネルユ
ニット群と入出力装置接続部に接続される物理的なパス
群を、当該計算機システム内において動的に切換えるよ
うにした所に特徴がある。
以上、詳細に説明したように、本発明のチャネル切換方
式は、少なくとも、中央処理装置（ＣＰＵ）と、複数個
のチャネルユニット群と、複数個の入出力装置接続部群
と、外部装置、例えば、サービスプロセッサ（ＳＶＰ）
とを有する計算機システムにおいて、上記複数個のチャ
ネルユニット群と、上記入出力装置接続部群との間に、
任意のチャネルユニットと任意の入出力装置とを接続す
るパス接続マトリックス部を設け、中央処理装置（ＣＰ
Ｕ）からの指示に基づいて、上記外部装置から制御情報
ニヨリ、該パス接続マトリックス部を制御し、任意のチ
ャネルユニットと任意の入出力装置接続部との接続バス
を動的に切り換えて接続するようにしたものであるので
、任意のチャネルユニットの障害時等で、該チャネルユ
ニットが使用不可能となった場合でも、そのチャネルユ
ニットに接続されている入出力制御装置、入出力装置を
、例えば、待機系のチャネルユニット或いは、システム
運用上において優先順位の低いチャネルユニットに切換
えることにより、入出力装置の資源を失うことな（シス
テムの継続運用が可能になるという効果が得られる。
式は、少なくとも、中央処理装置（ＣＰＵ）と、複数個
のチャネルユニット群と、複数個の入出力装置接続部群
と、外部装置、例えば、サービスプロセッサ（ＳＶＰ）
とを有する計算機システムにおいて、上記複数個のチャ
ネルユニット群と、上記入出力装置接続部群との間に、
任意のチャネルユニットと任意の入出力装置とを接続す
るパス接続マトリックス部を設け、中央処理装置（ＣＰ
Ｕ）からの指示に基づいて、上記外部装置から制御情報
ニヨリ、該パス接続マトリックス部を制御し、任意のチ
ャネルユニットと任意の入出力装置接続部との接続バス
を動的に切り換えて接続するようにしたものであるので
、任意のチャネルユニットの障害時等で、該チャネルユ
ニットが使用不可能となった場合でも、そのチャネルユ
ニットに接続されている入出力制御装置、入出力装置を
、例えば、待機系のチャネルユニット或いは、システム
運用上において優先順位の低いチャネルユニットに切換
えることにより、入出力装置の資源を失うことな（シス
テムの継続運用が可能になるという効果が得られる。
第１図は本発明のチャネル切換方式の原理図。
第２図は本発明の一実施例を示した図。
第３図は従来の計算機システムの樽成例を示した図。
である。
図面において、
ｌは中央処理装置（Ｃｒｔｌ） 、 ２はチャネル装置
（ＣＩＩＰ）３はチャネルユニット群。 ３ａはチャネルユニット、４は入出力装置接続部群。 ５は外部装置、又は、サービスプロセッサ（ＳＶＰ）
。 ６は切換制御部。 ７はパス接続マトリックス部。 ８は入出力装置。 “八″〜“Ｄ”は物理機番。 “０”〜“２”、待機系は論理機番。 “１”〜“３”は優先順位。 をそれぞれ示す。 本発Ｂ目のナヤネル劾摸方六；の屑■里口第 ７ 図 オセ蔭８目の一隻坊ヒづグＩ乞示シ化図番２図 （イの
／） Ｃｂ） １ミ％Ｅ］目の一実オ匠イク１１を示しｔα」漆２図（
イｏ２） （Ｃ） 本発明の一梵迭イグ１乞示し一記 鵠２図 Ｇの３）
（ＣＩＩＰ）３はチャネルユニット群。 ３ａはチャネルユニット、４は入出力装置接続部群。 ５は外部装置、又は、サービスプロセッサ（ＳＶＰ）
。 ６は切換制御部。 ７はパス接続マトリックス部。 ８は入出力装置。 “八″〜“Ｄ”は物理機番。 “０”〜“２”、待機系は論理機番。 “１”〜“３”は優先順位。 をそれぞれ示す。 本発Ｂ目のナヤネル劾摸方六；の屑■里口第 ７ 図 オセ蔭８目の一隻坊ヒづグＩ乞示シ化図番２図 （イの
／） Ｃｂ） １ミ％Ｅ］目の一実オ匠イク１１を示しｔα」漆２図（
イｏ２） （Ｃ） 本発明の一梵迭イグ１乞示し一記 鵠２図 Ｇの３）
Claims (1)
- 【特許請求の範囲】 少なくとも、中央処理装置（ＣＰＵ）（１）と、複数個
のチャネルユニット群（３）と、複数個の入出力装置接
続部群（４）と、外部装置（５）とを有する計算機シス
テムにおいて、 上記複数個のチャネルユニット群（３）と、上記入出力
装置接続部群（４）との間に、任意のチャネルユニット
（３ａ）と任意の入出力装置接続部（４ａ）とを接続す
るパス接続マトリックス部（７）を設け、中央処理装置
（ＣＰＵ）（１）からの指示に基づいて、上記外部装置
（５）から制御情報により、該パス接続マトリックス部
（７）を制御し、任意のチャネルユニット（３ａ）と任
意の入出力装置接続部（４ａ）との接続パスを動的に切
り換えることを特徴とするチャネル切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19847188A JPH0247752A (ja) | 1988-08-09 | 1988-08-09 | チャネル切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19847188A JPH0247752A (ja) | 1988-08-09 | 1988-08-09 | チャネル切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247752A true JPH0247752A (ja) | 1990-02-16 |
Family
ID=16391661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19847188A Pending JPH0247752A (ja) | 1988-08-09 | 1988-08-09 | チャネル切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247752A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06282519A (ja) * | 1993-03-25 | 1994-10-07 | Nec Corp | 構成変更方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58112122A (ja) * | 1981-12-25 | 1983-07-04 | Fujitsu Ltd | 浮動接続チヤネル装置 |
| JPS6339065A (ja) * | 1986-08-01 | 1988-02-19 | Nec Corp | デ−タ転送装置 |
-
1988
- 1988-08-09 JP JP19847188A patent/JPH0247752A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58112122A (ja) * | 1981-12-25 | 1983-07-04 | Fujitsu Ltd | 浮動接続チヤネル装置 |
| JPS6339065A (ja) * | 1986-08-01 | 1988-02-19 | Nec Corp | デ−タ転送装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06282519A (ja) * | 1993-03-25 | 1994-10-07 | Nec Corp | 構成変更方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754804A (en) | Method and system for managing system bus communications in a data processing system | |
| US6374322B1 (en) | Bus controlling system | |
| US20040059862A1 (en) | Method and apparatus for providing redundant bus control | |
| JP2006039897A (ja) | マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム | |
| KR20080016438A (ko) | 데이터 처리 장치, 모드 관리 장치 및 모드 관리 방법 | |
| JPH0247752A (ja) | チャネル切換方式 | |
| JP2002055840A (ja) | 冗長構成切替システム | |
| EP1253519B1 (en) | A computer, a method of connecting devices to data bus controllers, a method of allocating the bandwidth of a plurality of data bus controllers and apparatus therefor | |
| US6694395B1 (en) | Information processing unit with a plurality of input/output processors | |
| JPH04239831A (ja) | 相互プロセッサバックアップ方式 | |
| CN114740702A (zh) | 基于三冗余架构处理机的高可靠表决电路及三余度控制系统 | |
| KR100228306B1 (ko) | 핫-스탠바이 이중화 장치 및 그의 구현 방법 | |
| JPH0462641A (ja) | マルチプロセッサシステム | |
| JPH11306644A (ja) | ディスクアレイ装置 | |
| JPS6113627B2 (ja) | ||
| JP2735074B2 (ja) | 冗長構成方式 | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| JPS61239334A (ja) | 情報処理装置 | |
| SU1608667A1 (ru) | Трехканальное резервированное устройство | |
| JPH0426596B2 (ja) | ||
| JP2834306B2 (ja) | 切り替え制御回路 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPS60201448A (ja) | 本体装置接続回路 | |
| JPH05241875A (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH05191389A (ja) | インタフェース盤の冗長システム |