JPS5843033A - デジタル−アナログ変換装置 - Google Patents
デジタル−アナログ変換装置Info
- Publication number
- JPS5843033A JPS5843033A JP14086581A JP14086581A JPS5843033A JP S5843033 A JPS5843033 A JP S5843033A JP 14086581 A JP14086581 A JP 14086581A JP 14086581 A JP14086581 A JP 14086581A JP S5843033 A JPS5843033 A JP S5843033A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- gain
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えばデジタルコンピュータからのデジタル
データなアナログデータに変換して出力するデジタル−
アナログ変換装置に関する。
データなアナログデータに変換して出力するデジタル−
アナログ変換装置に関する。
この種のデジタル−アナログ（以下Ｖムと称す）変換装
置における利得のｉｌｌ葺は、それに含まれるＶム変換
器の例えば可変抵抗器を調整するととによっていた。ま
た、無調整の場合、 Ｄ／ム変換器を高精度なものとな
るよ５に構成する必要があった。
置における利得のｉｌｌ葺は、それに含まれるＶム変換
器の例えば可変抵抗器を調整するととによっていた。ま
た、無調整の場合、 Ｄ／ム変換器を高精度なものとな
るよ５に構成する必要があった。
かようなり／Ａ ［換器に基づ（利得調整は、このＤ／
ムＲ換器の出力部で較正されているため、Ｄ／ム変換器
の後段にドライバ回路等を設けた場合、このドライバ回
路等も含めた利得の較正を行わねばならなかった。
ムＲ換器の出力部で較正されているため、Ｄ／ム変換器
の後段にドライバ回路等を設けた場合、このドライバ回
路等も含めた利得の較正を行わねばならなかった。
また、Ｄ／五変換装置の利得調整は、それを構成するＶ
ＡＲ換器、マルチプレクサ等のそれぞれの利得の違いに
応じて行わなければならない欠点があった。
ＡＲ換器、マルチプレクサ等のそれぞれの利得の違いに
応じて行わなければならない欠点があった。
本発明の目的は、上述した点に鑑み、Ｄ／ム変換装置を
構成する個々の回路ＫＮける利得の違いとは無開係に変
換装置全体の利得の較正ができ、また、Ｄ／ム変換器の
後段にドライバ回路が介在してもそのドライバ回路の較
正を不必要としたＤ／Ａ変換装置を提供することにある
。
構成する個々の回路ＫＮける利得の違いとは無開係に変
換装置全体の利得の較正ができ、また、Ｄ／ム変換器の
後段にドライバ回路が介在してもそのドライバ回路の較
正を不必要としたＤ／Ａ変換装置を提供することにある
。
以下図面に基づいて本発明の詳細な説明する。
＄１１茜に、本発明を応用したアナログ−デジタル（以
下Ａ／Ｄと称す）変換およびＤ／ム変換を行う電子装置
を示す。ここで、マルチプレクサＭＰＸの入力チャネル
数は５であり、そのチャネルＩ ＣＨＩにアナログ入力
信号ＳＩを導入し、チャネル２ ＣＨ２およびチャネル
３ ＣＨ３にはそれぞれ基準電圧ｇｖｔおよびＥｖ＊
（→Ｗ１）゛のそれぞれを供給す暮。マルチプレクサＭ
ＰＸにおける切換動作は演算処理部ＣＰＵからの制御信
号ＣＭＸに基づいて行われ、その切換選択された出力信
号漁をＡ／Ｄ ［換器ＣＡＤに供給する。このＡ／Ｄ変
換器ＣＡＤで得られた変換デジタル信号ＳＡＤを演算処
理部ＣＰＨに導入して、この信号８ＡＤに基づいて必要
な演算をなす。その演算結果に基づいたデジタル信号８
ＣＲをＤ／ム変換器ＣＤＡ Ｋ−人して２つのアナログ
信号８Ａ１および８ム２に変換し、そのそれぞれを出力
駆動部ＤＲＩおよび出力駆動部ＤＲ２のそむぞれに供給
する。岡山力駆動部Ｄｌ１１＃よびＤＲ２０両、出力信
号８０１ ′ｉ６よび８０２を本電子装置の出力信号と
すると共に、マルチプレクサＭＰＸのチャネル４０Ｈ４
およびチャネルｓ ｃｕｓのそれぞれに導入する。
下Ａ／Ｄと称す）変換およびＤ／ム変換を行う電子装置
を示す。ここで、マルチプレクサＭＰＸの入力チャネル
数は５であり、そのチャネルＩ ＣＨＩにアナログ入力
信号ＳＩを導入し、チャネル２ ＣＨ２およびチャネル
３ ＣＨ３にはそれぞれ基準電圧ｇｖｔおよびＥｖ＊
（→Ｗ１）゛のそれぞれを供給す暮。マルチプレクサＭ
ＰＸにおける切換動作は演算処理部ＣＰＵからの制御信
号ＣＭＸに基づいて行われ、その切換選択された出力信
号漁をＡ／Ｄ ［換器ＣＡＤに供給する。このＡ／Ｄ変
換器ＣＡＤで得られた変換デジタル信号ＳＡＤを演算処
理部ＣＰＨに導入して、この信号８ＡＤに基づいて必要
な演算をなす。その演算結果に基づいたデジタル信号８
ＣＲをＤ／ム変換器ＣＤＡ Ｋ−人して２つのアナログ
信号８Ａ１および８ム２に変換し、そのそれぞれを出力
駆動部ＤＲＩおよび出力駆動部ＤＲ２のそむぞれに供給
する。岡山力駆動部Ｄｌ１１＃よびＤＲ２０両、出力信
号８０１ ′ｉ６よび８０２を本電子装置の出力信号と
すると共に、マルチプレクサＭＰＸのチャネル４０Ｈ４
およびチャネルｓ ｃｕｓのそれぞれに導入する。
上記構成による動作について説明する。第１図に示した
装置のオフセットおよび利得の較正な行装置の電源を投
入して、較正動作を開始させる。
装置のオフセットおよび利得の較正な行装置の電源を投
入して、較正動作を開始させる。
演算４６理部ＣＰＩＪからの制御信号Ｇαによって、マ
ルチプレクサＭＰＸ Ｏ切換動作をチャネル２ＣＨ２ト
する（ステップ２１１）、久に演算処理部ＣＰＵ内にお
いて演算を行５０に必畳なデータ格納！行う祠諷上の利
得調整項をＨＡＤ 、またオフ、セット環を０ＦＦＡＤ
とする。これらの項のＬ山＝ １ 、０ＦＦＡＤ＝ ０
と設定する（ステップ２１３）。ところで、マルチグレ
クサＭＰＸＯチ、ヤネルｚ ｃｕｚ ｏ選択により、基
準電圧ＩＣＶＩが選択され、マルチプレクサ凪１の出力
信号ａｘＯとなり、Ａ／Ｄ変換器ＣＡＤによってデジタ
ル化された信号蕗Φとして演算ＩＩ＆通部ＣＰυに供給
される。そのときの演算処理・部ＣＰＵ Ｋおける信号
１Φ０［定による内部表゛流をＸＶＩとする。また、一
般にマルチプレクサＭＰＸをチャネルＩ ＣＨＩ Ｋ切
換えて、アナログ入力信号ＢＸ （Ｄ電圧Ｖを調定した
場合における演−錫層＠ ＣＰＵの内部表現なＸとし、
電圧ｇｖｔ Ｋ対応する電圧の内部表現をｖｌとする。
ルチプレクサＭＰＸ Ｏ切換動作をチャネル２ＣＨ２ト
する（ステップ２１１）、久に演算処理部ＣＰＵ内にお
いて演算を行５０に必畳なデータ格納！行う祠諷上の利
得調整項をＨＡＤ 、またオフ、セット環を０ＦＦＡＤ
とする。これらの項のＬ山＝ １ 、０ＦＦＡＤ＝ ０
と設定する（ステップ２１３）。ところで、マルチグレ
クサＭＰＸＯチ、ヤネルｚ ｃｕｚ ｏ選択により、基
準電圧ＩＣＶＩが選択され、マルチプレクサ凪１の出力
信号ａｘＯとなり、Ａ／Ｄ変換器ＣＡＤによってデジタ
ル化された信号蕗Φとして演算ＩＩ＆通部ＣＰυに供給
される。そのときの演算処理・部ＣＰＵ Ｋおける信号
１Φ０［定による内部表゛流をＸＶＩとする。また、一
般にマルチプレクサＭＰＸをチャネルＩ ＣＨＩ Ｋ切
換えて、アナログ入力信号ＢＸ （Ｄ電圧Ｖを調定した
場合における演−錫層＠ ＣＰＵの内部表現なＸとし、
電圧ｇｖｔ Ｋ対応する電圧の内部表現をｖｌとする。
そのような状態において、ステップ２１５にて、次の一
般式で表わされる演算゛を、１ｇ２図の）に示すテプグ
ログ２”ム゛ｌに基づいて実行する。
般式で表わされる演算゛を、１ｇ２図の）に示すテプグ
ログ２”ム゛ｌに基づいて実行する。
ＸＯ＝ ＫＡＤ （（、Ｘ＋０ＦＦＡＤ） −Ｖｌ ）
＋Ｖ１ （リ 。
＋Ｖ１ （リ 。
また、このオフセット項ＯＦ’ＦＡＤは、（匂
、 ０ＦＦＡＤ＝ｖｌ −ＸＶＩ 、 ｉ、 。
で与えられるから、（１）により読取出力データＸＯ−
＆工、Ｘｏ＝Ｘ＋（Ｖｌ −ＸＶＩ ）
（１、：によって求められる。従って、Ａ／Ｄ変換
を行う経路中でのオフセットの影響がな（なる。丁なわ
ち、哀テップ２１５で得た電圧Ｖの内部データＸＯ（＝
ＸＶ１）に基づき、Ａ／Ｄ変換動作な′行うべき全体の
オフセットに対応するＲＡＭ上オフセット項０ＦＦＡＤ
を（Ｖｌ−ＸＶＩ）によって求めて、先′にステップ２
１３：で設定した＠Ｏ”′と置換する（ステップｆ２０
）、このように演算処理ｗＡｃＰＵ内部で単純な計算を
行うのみで、ム／Ｄ°変゛換器ＣＡＤを含めたム／ｂ変
換装置としての全体のオフセット調整項０ＦＦＡＤの較
正かでき、オフセット調整を不必要とする。また、装置
の回路状−が経年変化して、オフセットが変化しても対
処することができる。
＆工、Ｘｏ＝Ｘ＋（Ｖｌ −ＸＶＩ ）
（１、：によって求められる。従って、Ａ／Ｄ変換
を行う経路中でのオフセットの影響がな（なる。丁なわ
ち、哀テップ２１５で得た電圧Ｖの内部データＸＯ（＝
ＸＶ１）に基づき、Ａ／Ｄ変換動作な′行うべき全体の
オフセットに対応するＲＡＭ上オフセット項０ＦＦＡＤ
を（Ｖｌ−ＸＶＩ）によって求めて、先′にステップ２
１３：で設定した＠Ｏ”′と置換する（ステップｆ２０
）、このように演算処理ｗＡｃＰＵ内部で単純な計算を
行うのみで、ム／Ｄ°変゛換器ＣＡＤを含めたム／ｂ変
換装置としての全体のオフセット調整項０ＦＦＡＤの較
正かでき、オフセット調整を不必要とする。また、装置
の回路状−が経年変化して、オフセットが変化しても対
処することができる。
次に利得１１４ＩＫついて説明する。演算処理部ＣＰＵ
からの制御信号ＣＭによって、マルチプレクサＭＰｘ−
をチャネル３ ＣＨ３が選択されるように切換える（゛
ステップ２３１）”。これにより、基準電圧Ｗ２をＡ／
Ｄ変換し、そのデジタル化信号ＳＡＤを演算処理＠ＣＰ
υに供給する。この演算処理部ＣＰＵによる基準電圧Ｅ
Ｖ２の内部表現をＸＶ２とする。また、二般にアナログ
入力信号８Ｉの電圧Ｖの′内部表現なＸとし、゛基準電
圧ＥＶＺ Ｋ対応する電圧の内ｓ表現なマ２とする。か
ような状態でステップ２３３に□よって再び！ププログ
ラム１を実行する。ステップ＝１ｓの初期設定によって
利得ＫＡＤ ＝ １の状ｌｌにあるので、
Ｘ＝ （（ＸＶ２十ＯＦ！ＡＤ）−
Ｖｌ）＋Ｖ１ （４が計算される。なお、オ
フセット項０ＰＦＡＤ Ｇ’！、ステップ２鵞・で設定
した如く、０ＦＦＡＤ ＝ Ｖｌ −ＸＶＩであるから
、（４）式は ｘ ＝ ｘｖｚ −ＸＶＩ ＋ Ｖｌ
（５）として表わされる。これより、 ＸＶ２−ＸＶｌ＝Ｘ −Ｖｌ （６
） ’が得られる。
からの制御信号ＣＭによって、マルチプレクサＭＰｘ−
をチャネル３ ＣＨ３が選択されるように切換える（゛
ステップ２３１）”。これにより、基準電圧Ｗ２をＡ／
Ｄ変換し、そのデジタル化信号ＳＡＤを演算処理＠ＣＰ
υに供給する。この演算処理部ＣＰＵによる基準電圧Ｅ
Ｖ２の内部表現をＸＶ２とする。また、二般にアナログ
入力信号８Ｉの電圧Ｖの′内部表現なＸとし、゛基準電
圧ＥＶＺ Ｋ対応する電圧の内ｓ表現なマ２とする。か
ような状態でステップ２３３に□よって再び！ププログ
ラム１を実行する。ステップ＝１ｓの初期設定によって
利得ＫＡＤ ＝ １の状ｌｌにあるので、
Ｘ＝ （（ＸＶ２十ＯＦ！ＡＤ）−
Ｖｌ）＋Ｖ１ （４が計算される。なお、オ
フセット項０ＰＦＡＤ Ｇ’！、ステップ２鵞・で設定
した如く、０ＦＦＡＤ ＝ Ｖｌ −ＸＶＩであるから
、（４）式は ｘ ＝ ｘｖｚ −ＸＶＩ ＋ Ｖｌ
（５）として表わされる。これより、 ＸＶ２−ＸＶｌ＝Ｘ −Ｖｌ （６
） ’が得られる。
また、利得ＫＡＤを含めた一般式では、Ｖ２＝ＫＡＤ（
（ＸＶ２＋０ＦＦＡＤ）−Ｖｌ）＋Ｖ１ （７）
で−ある。（４）式および（η式より、利得ＫＡＤを求
めると、 となる。（８）弐Ｋ（６）式、を代入すると、が得られ
る。この゛（９）弐に従った演算を行う（ステップ２３
５）ことにより、ム／Ｄ変換の利得を較正することがで
竺る。 − 行５ことのみで、 Ａ／’Ｄ変換器ＣムＤを含めたＡ／
Ｄ変換部全体の利得、調整を不必要とする。また、装置
状態の経年変化に対しても対処することができる。
（ＸＶ２＋０ＦＦＡＤ）−Ｖｌ）＋Ｖ１ （７）
で−ある。（４）式および（η式より、利得ＫＡＤを求
めると、 となる。（８）弐Ｋ（６）式、を代入すると、が得られ
る。この゛（９）弐に従った演算を行う（ステップ２３
５）ことにより、ム／Ｄ変換の利得を較正することがで
竺る。 − 行５ことのみで、 Ａ／’Ｄ変換器ＣムＤを含めたＡ／
Ｄ変換部全体の利得、調整を不必要とする。また、装置
状態の経年変化に対しても対処することができる。
次に、Ｄ／Ａ変換変換器Ｃシムび出力駆動部り鼠ｌ。
Ｄｉｍを含めた較正について説明する。そ０動作の流れ
を第３組しく自）部よび口に示す。ここで、先ず演算処
理部ＣＰＵからの制御信号ＣＭＸの指令によって、マル
チプレフナＭＰＸ においてチャネル４ＣＨ４を切換遺
飼する（ステップ３１１ ）。これによって出力１個を
選択する。次いで、演算処理部ＣＰυにおいて、Ｄ／ム
変換出力ｌの利得調整項ＫＤＡＩ＝１ 、 Ｄ／Ａ変換
出力！のオフセット調整項０ＦＦＩ１１１＝Ｏと初期設
定する（ステップ３１３）。しかる後、デジタル化して
出力すべきデータＸｒを、演算処理部ＣＰｔＪ内での基
準設定値ＤＡＴＩ Ｋ設定する（ステップ！１１り、こ
の半うな状態で、ステップ３１７において、次の（１０
）式□で表４わされる演算を、第３図＠に示すナツツロ
グ２ム？に基づいて実行する。
を第３組しく自）部よび口に示す。ここで、先ず演算処
理部ＣＰＵからの制御信号ＣＭＸの指令によって、マル
チプレフナＭＰＸ においてチャネル４ＣＨ４を切換遺
飼する（ステップ３１１ ）。これによって出力１個を
選択する。次いで、演算処理部ＣＰυにおいて、Ｄ／ム
変換出力ｌの利得調整項ＫＤＡＩ＝１ 、 Ｄ／Ａ変換
出力！のオフセット調整項０ＦＦＩ１１１＝Ｏと初期設
定する（ステップ３１３）。しかる後、デジタル化して
出力すべきデータＸｒを、演算処理部ＣＰｔＪ内での基
準設定値ＤＡＴＩ Ｋ設定する（ステップ！１１り、こ
の半うな状態で、ステップ３１７において、次の（１０
）式□で表４わされる演算を、第３図＠に示すナツツロ
グ２ム？に基づいて実行する。
ＸＯ＝ ＫＡＤＩ （Ｘｖ −ＤＡＶＩ ） ＋ＤＡＶ
１ ＋ＯＦ）’ＤＡＭ （１Ｇ）ここで、ＸＯは集ｌ
ｌｌ０出力データ、Ｘｒは出力すべきデータである。こ
のデニタｆａ′Ｎ−表わすデジタル信号８ＣＲが、演算
Ｉ＆ｌ１ｓＣＰＵカラＤ／ム変換器ＣＡＤＩＩｃ供給さ
れる。このＶム変換器ＣＤムによってアナリグ化された
信号ＳＡｌを出力駆動部ＤＲＩに供給し、それの出力信
号１ｉ１０１をマルチプレフナｌｉ［ＰＸを介してム／
Ｄ変換器ωに供給する。こＯム／Ｄ変換器ＣＡＤ Ｋよ
ろてデジタル化された信号ＳＡＤを演算処理部ｃｐｖが
読取る。その就職りは、ステップ３１１ ＫでＩＥＩＩ
ｌ＆：）Ｋ示すサブ１０グツム１を実行することによっ
て行われる。なお、ここでム／Ｄ変換にお社る利得１山
およびオフセラ） ０ＦＦＡＤはステリプ２３ｓまでに
既に設定された値を計算に利用する。
−その就職出力データＸ
ｒＯが、基準設定値ＤＡＶＩと比較して所定範囲内（±
１）・に収っているか判定する。つまり□、データＸｒ
・を先ず基準設定値ＤＡＶＩ十所定置所定量まわってい
るか否か判定すル（ｘ？ツフ３２３）。もし、Ｘｒｏ
）ＤＡＶＩ 十ａ （：肯（２）ならば、゛オフセット
調整項０ＦＦＤＡＩを所定微小量だ妙滅じて（ステップ
３２５ ） 、ステップ３２７に移行する。もし、ステ
ップ３！３ Ｋて否定判定←゛ｘｒｏ ＜ＤＡＶＩ ＋
Ｊ ）ならば、そりデータＸｒＯが基準設定値ＤＡＶＩ
−所定量Ｊを下まわっているか否か判定する（ステップ
３２ｓ）。もし、・、肯定判Ｈ（Ｘｒｏ＜ＤＡＶｒ−ａ
）ならばオフセット調整項ＯＦ？Ｄム１を所定微小量だ
け増大させた（ステップ３３１）後、ステップ３１８
Ｋ戻つそ上述した動作を繰り返す。すなわち、ステップ
瓢２５あるいは３３１でインクリメントあるいはデクリ
メントされたＤ／ム贋換のオフセット調整項０ＦＦＤＡ
Ｉの新しい値に基づいて、（ｌＯ）弐に従った計算を行
゛５（ステップ３１７）。次いで、ステップ３２ＩＫよ
って求めた読取出力データＸｒ（１が、１１ｒｏ −Ｄ
ＶＶｌ１〉Ｊであれば、Ｄ／ム変換、のオフセット調整
項０ＦＦＤＡＩをデクリメント（ステップ３２５）ある
いはインクリメント（ステップ３ｍ１ ） した後、上
述した動作をループ状に繰り返す。もし、ｌＸｒ。
１ ＋ＯＦ）’ＤＡＭ （１Ｇ）ここで、ＸＯは集ｌ
ｌｌ０出力データ、Ｘｒは出力すべきデータである。こ
のデニタｆａ′Ｎ−表わすデジタル信号８ＣＲが、演算
Ｉ＆ｌ１ｓＣＰＵカラＤ／ム変換器ＣＡＤＩＩｃ供給さ
れる。このＶム変換器ＣＤムによってアナリグ化された
信号ＳＡｌを出力駆動部ＤＲＩに供給し、それの出力信
号１ｉ１０１をマルチプレフナｌｉ［ＰＸを介してム／
Ｄ変換器ωに供給する。こＯム／Ｄ変換器ＣＡＤ Ｋよ
ろてデジタル化された信号ＳＡＤを演算処理部ｃｐｖが
読取る。その就職りは、ステップ３１１ ＫでＩＥＩＩ
ｌ＆：）Ｋ示すサブ１０グツム１を実行することによっ
て行われる。なお、ここでム／Ｄ変換にお社る利得１山
およびオフセラ） ０ＦＦＡＤはステリプ２３ｓまでに
既に設定された値を計算に利用する。
−その就職出力データＸ
ｒＯが、基準設定値ＤＡＶＩと比較して所定範囲内（±
１）・に収っているか判定する。つまり□、データＸｒ
・を先ず基準設定値ＤＡＶＩ十所定置所定量まわってい
るか否か判定すル（ｘ？ツフ３２３）。もし、Ｘｒｏ
）ＤＡＶＩ 十ａ （：肯（２）ならば、゛オフセット
調整項０ＦＦＤＡＩを所定微小量だ妙滅じて（ステップ
３２５ ） 、ステップ３２７に移行する。もし、ステ
ップ３！３ Ｋて否定判定←゛ｘｒｏ ＜ＤＡＶＩ ＋
Ｊ ）ならば、そりデータＸｒＯが基準設定値ＤＡＶＩ
−所定量Ｊを下まわっているか否か判定する（ステップ
３２ｓ）。もし、・、肯定判Ｈ（Ｘｒｏ＜ＤＡＶｒ−ａ
）ならばオフセット調整項ＯＦ？Ｄム１を所定微小量だ
け増大させた（ステップ３３１）後、ステップ３１８
Ｋ戻つそ上述した動作を繰り返す。すなわち、ステップ
瓢２５あるいは３３１でインクリメントあるいはデクリ
メントされたＤ／ム贋換のオフセット調整項０ＦＦＤＡ
Ｉの新しい値に基づいて、（ｌＯ）弐に従った計算を行
゛５（ステップ３１７）。次いで、ステップ３２ＩＫよ
って求めた読取出力データＸｒ（１が、１１ｒｏ −Ｄ
ＶＶｌ１〉Ｊであれば、Ｄ／ム変換、のオフセット調整
項０ＦＦＤＡＩをデクリメント（ステップ３２５）ある
いはインクリメント（ステップ３ｍ１ ） した後、上
述した動作をループ状に繰り返す。もし、ｌＸｒ。
−ＤＩＶＡＩ Ｉ ＜ａの範囲内に収束すれば、・ステ
ップ３１にで肯定判定どなりループな抜出丁。これによ
り、Ｄ／ム変換＠ＣＤＡおよび出力駆動部ＤＲＩを含む
出力１０Ｄ／ム変換部のオフセット較正がなされる。
ップ３１にで肯定判定どなりループな抜出丁。これによ
り、Ｄ／ム変換＠ＣＤＡおよび出力駆動部ＤＲＩを含む
出力１０Ｄ／ム変換部のオフセット較正がなされる。
このよ５に演算処理部ＣＰＵ内で単純な計算を繰り返す
ととｋより、Ｄ／ムー換にお妙る設定値めオフ七ット調
整を不必要となし、軽年変化に対しても対処できる。
ととｋより、Ｄ／ムー換にお妙る設定値めオフ七ット調
整を不必要となし、軽年変化に対しても対処できる。
Ｄ／ム変換のオフセット項０ＦＦＤＡＩが較正された状
態で、演算処理部ＣＰＵ において出カ丁べきデータＸ
ｒ ｔ’ ＤＡＴｌｍ （） ＤＡＶＩ ）に設定する
（ステップ３５１）。
態で、演算処理部ＣＰＵ において出カ丁べきデータＸ
ｒ ｔ’ ＤＡＴｌｍ （） ＤＡＶＩ ）に設定する
（ステップ３５１）。
しかる後、ステップ３５３において、菖３図（却に示す
サブプログラム２を軛行する。そのときの中力データ・
Ｘｏは、 Ｘ＠−ＫＪＪ）ｌ （ＤＡＴＩＫ−ＤＡＶＩ） ＋ＤＡ
Ｖｌ ＋ＯＦＦ１ｍｌとなる。このデータＸｓに基づく
アナログ出力信号８０１を、マルチプレクｔ―ｘを介し
てＡ／Ｄ変換器ＣＡＤによりデジタル化す私。そのデジ
タル信号ＳＡＤを受信して、演算処理部’ＣＰＵは、出
力信号Ｓｏｌの電圧な貌敢る。次に、演算処理部ＣＰＵ
は、（１）弐に従った計算を１１３図（ＯＫ示したサブ
プロダ求める（ステップＳＳＳ ）。このデータＸｒＯ
が、先にステップ３５１で設定した設定値ＤムＶＩＫＫ
等しいか否か判定する。つまり、先ずデータｘｒｅが設
定値ＤムＶＩＫより大きいか否か判定する（ステップ！
５７）、肯定判定（Ｉｒ６ ＞ ＤＡＴＩＫ ） ｒＫ
らば、Ｄ／Ａ変換の利得Ｄム１を微小量だけ減じて（ス
テップ３５９ ）、Ｘｆッグｓｓｔ Ｋ戻る。また、ス
テップ３６ＹＫテ否定判定（Ｘｒｏ ＜ ＤＡＶＩＫ
）ならば、次にデータＸｒ・が設定値ＤＡＶＩＫより小
さいか否か判定する（ステップ３６１）。もし、肯定判
定（Ｘｒｏ （ＤｆｆｌＫ ）ならば、Ｄ／Ａ［換の利
得ＫＤＡＩを微小ｔだけ増大させて（ステップ３６３）
、ステップ３５１に戻る。
サブプログラム２を軛行する。そのときの中力データ・
Ｘｏは、 Ｘ＠−ＫＪＪ）ｌ （ＤＡＴＩＫ−ＤＡＶＩ） ＋ＤＡ
Ｖｌ ＋ＯＦＦ１ｍｌとなる。このデータＸｓに基づく
アナログ出力信号８０１を、マルチプレクｔ―ｘを介し
てＡ／Ｄ変換器ＣＡＤによりデジタル化す私。そのデジ
タル信号ＳＡＤを受信して、演算処理部’ＣＰＵは、出
力信号Ｓｏｌの電圧な貌敢る。次に、演算処理部ＣＰＵ
は、（１）弐に従った計算を１１３図（ＯＫ示したサブ
プロダ求める（ステップＳＳＳ ）。このデータＸｒＯ
が、先にステップ３５１で設定した設定値ＤムＶＩＫＫ
等しいか否か判定する。つまり、先ずデータｘｒｅが設
定値ＤムＶＩＫより大きいか否か判定する（ステップ！
５７）、肯定判定（Ｉｒ６ ＞ ＤＡＴＩＫ ） ｒＫ
らば、Ｄ／Ａ変換の利得Ｄム１を微小量だけ減じて（ス
テップ３５９ ）、Ｘｆッグｓｓｔ Ｋ戻る。また、ス
テップ３６ＹＫテ否定判定（Ｘｒｏ ＜ ＤＡＶＩＫ
）ならば、次にデータＸｒ・が設定値ＤＡＶＩＫより小
さいか否か判定する（ステップ３６１）。もし、肯定判
定（Ｘｒｏ （ＤｆｆｌＫ ）ならば、Ｄ／Ａ［換の利
得ＫＤＡＩを微小ｔだけ増大させて（ステップ３６３）
、ステップ３５１に戻る。
Ｘｆツブ３５會あるいは３６３においてデクリメントあ
るいはインクリメントされた新しい利得ＫＤＡＩの値に
基づき、（ｌＯ）式に従いステップ３５３では新） たなデータｘｏｔｄめる。次いで、そのデータＸＯに基
づいてステップ３ｓｓでは読取出力データｘｏｒを得る
・こＯデーメＸＯｒが設定値ＤＡＶＫＩに等しくなるま
で、上述動作をループ状に繰り返す。読取出力データＩ
ｒｅが設定値Ｄム■ＩＫ等しくなると、ステップ３６１
にて否定判定となりループを抜は出す。これによって、
Ｄ／ム変換器ＣＤムおよび出力駆動部Ｄｌｌｌを含むＤ
／Ａ ｆ換器にお妙る利得Ｋｌ）ＡＩが較正される。
るいはインクリメントされた新しい利得ＫＤＡＩの値に
基づき、（ｌＯ）式に従いステップ３５３では新） たなデータｘｏｔｄめる。次いで、そのデータＸＯに基
づいてステップ３ｓｓでは読取出力データｘｏｒを得る
・こＯデーメＸＯｒが設定値ＤＡＶＫＩに等しくなるま
で、上述動作をループ状に繰り返す。読取出力データＩ
ｒｅが設定値Ｄム■ＩＫ等しくなると、ステップ３６１
にて否定判定となりループを抜は出す。これによって、
Ｄ／ム変換器ＣＤムおよび出力駆動部Ｄｌｌｌを含むＤ
／Ａ ｆ換器にお妙る利得Ｋｌ）ＡＩが較正される。
。このように演算処理部ＣＰＩＪ において単純な計算
を行うこと罠よって、Ｄ／Ａ変換の利得ｌｌ整を不必要
とすることができ、また利得特性の鏝部変化に対しても
封部することができる。
を行うこと罠よって、Ｄ／Ａ変換の利得ｌｌ整を不必要
とすることができ、また利得特性の鏝部変化に対しても
封部することができる。
ｗＭ３図（Ｎ〜（ロ）に示した動作は、マルチプレクサ
ＭＰＸをチャネル４ Ｃ１１４とした出力ｌのＤ／Ａ変
換経路のオフセラ） ０ＦＦＤＡＩおよび利得０ムｌの
較正であった。同様な較正動作は、マルチプレクサＭＰ
Ｘをチャネル５ ＣＨ５Ｋ切換えて出力駆動部り財の出
力２にお叶るＤ／Ａ変換経路のオフセラ）０９および利
得Ｄム２についても可能である。出力２とした場合、第
３図（ＡＱ＞流れ図において、ステップ３１３の初期設
定を出力２用に利４１Ｄム２およびオフセット０ＦＦＤ
Ａ２を設定し、ステップ３５１では出力＝用に設定値Ｄ
ＡＴ！Ｋを選択して、第３図（２）〜むンと同様な流れ
による動作を行えばよい。それにより、出力２について
も、 Ｄ／Ａ変換器ＯＤＡ 、出力駆動部およびマルチ
プレクサＭＰＸのチャネル４ ＣＨ４におけるＤ／ム変
換経路のオフセットおよび利得の較正ができる。
ＭＰＸをチャネル４ Ｃ１１４とした出力ｌのＤ／Ａ変
換経路のオフセラ） ０ＦＦＤＡＩおよび利得０ムｌの
較正であった。同様な較正動作は、マルチプレクサＭＰ
Ｘをチャネル５ ＣＨ５Ｋ切換えて出力駆動部り財の出
力２にお叶るＤ／Ａ変換経路のオフセラ）０９および利
得Ｄム２についても可能である。出力２とした場合、第
３図（ＡＱ＞流れ図において、ステップ３１３の初期設
定を出力２用に利４１Ｄム２およびオフセット０ＦＦＤ
Ａ２を設定し、ステップ３５１では出力＝用に設定値Ｄ
ＡＴ！Ｋを選択して、第３図（２）〜むンと同様な流れ
による動作を行えばよい。それにより、出力２について
も、 Ｄ／Ａ変換器ＯＤＡ 、出力駆動部およびマルチ
プレクサＭＰＸのチャネル４ ＣＨ４におけるＤ／ム変
換経路のオフセットおよび利得の較正ができる。
以上詳述した如く、本発明によれば、従来Ｏ欠点を除去
し、例えばＡ／Ｄ変換およびＤ／ム変換を行う電子装置
に適用して好都合な装置を実現することができる。
し、例えばＡ／Ｄ変換およびＤ／ム変換を行う電子装置
に適用して好都合な装置を実現することができる。
第１図は本発明を適用したアナログ−デジター（０は第
１図の動作を示す流れ図である。 ＩＩ ・・・アナログ入力信号、■１・・・マルチプレ
クサ、１ｆｆｌ 、 ＫＶ！ ・・・基準電圧、 Ｃ
ＭＸ・・・制御信号、ＣＡＤ・・・アナログ−デジタル
変換器、ＣＤＡ・・・デジタル−アナログ変換器、ＣＰ
Ｕ・・・演算処理部、 ＤＲＩ 、 ＤＲ２・・・
出力駆動部。
１図の動作を示す流れ図である。 ＩＩ ・・・アナログ入力信号、■１・・・マルチプレ
クサ、１ｆｆｌ 、 ＫＶ！ ・・・基準電圧、 Ｃ
ＭＸ・・・制御信号、ＣＡＤ・・・アナログ−デジタル
変換器、ＣＤＡ・・・デジタル−アナログ変換器、ＣＰ
Ｕ・・・演算処理部、 ＤＲＩ 、 ＤＲ２・・・
出力駆動部。
Claims (1)
- １）デジタル入力信号を演算処理部を介してデジタル−
アナログ変換器に供給してアナログ信号に変換するデジ
タル−アナログ変換殻随において、前記デジタル−アナ
ログ変換器における設定値に応じた出力アナログ信号を
アナログ−デジタル変換器で変換したデジタル信号に応
じて、前記演算処理部によって全体の利得を制御するよ
うに構成したことを特徴とするデジタル−アナログ変換
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14086581A JPS5843033A (ja) | 1981-09-09 | 1981-09-09 | デジタル−アナログ変換装置 |
| US08/390,284 US5610810A (en) | 1981-09-06 | 1995-02-15 | Apparatus for correcting errors in a digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14086581A JPS5843033A (ja) | 1981-09-09 | 1981-09-09 | デジタル−アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843033A true JPS5843033A (ja) | 1983-03-12 |
Family
ID=15278538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14086581A Pending JPS5843033A (ja) | 1981-09-06 | 1981-09-09 | デジタル−アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843033A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10104287B2 (en) | 2015-02-06 | 2018-10-16 | Ricoh Company, Ltd. | Image processing system, image generation apparatus, and image generation method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124053A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | D/a converter with correction circuit |
| JPS55153046A (en) * | 1979-05-16 | 1980-11-28 | Hitachi Ltd | Analog input device |
-
1981
- 1981-09-09 JP JP14086581A patent/JPS5843033A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124053A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | D/a converter with correction circuit |
| JPS55153046A (en) * | 1979-05-16 | 1980-11-28 | Hitachi Ltd | Analog input device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10104287B2 (en) | 2015-02-06 | 2018-10-16 | Ricoh Company, Ltd. | Image processing system, image generation apparatus, and image generation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1192311A (en) | High resolution digital-to-analog converter | |
| JP3554596B2 (ja) | ディジタル／アナログ変換器 | |
| JPS5843033A (ja) | デジタル−アナログ変換装置 | |
| JP2001044837A (ja) | ディジタル／アナログ変換回路及びそれを用いたアナログ／ディジタル変換回路 | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| JPS5843031A (ja) | アナログ−デジタル変換装置 | |
| JP4746792B2 (ja) | Ａ／ｄ変換装置 | |
| JPS5843032A (ja) | デジタル−アナログ変換装置 | |
| US5610810A (en) | Apparatus for correcting errors in a digital-to-analog converter | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JPH0446418A (ja) | ディジタル／アナログコンバータ装置 | |
| JPS61256826A (ja) | Ｄ／ａコンバ−タ | |
| CN110647208B (zh) | 信号生成装置 | |
| JPS5843030A (ja) | アナログ−デジタル変換装置 | |
| JPS58200611A (ja) | 可変利得増幅器 | |
| JPH01202927A (ja) | アナログ／デジタル変換器 | |
| JPS6059823A (ja) | アナログ−ディジタル変換器 | |
| JPH07325703A (ja) | データ変換装置及びデータ変換方法 | |
| JPH0468820A (ja) | Ｄ／ａコンバータ | |
| JP2809655B2 (ja) | ディジタル演算回路 | |
| JPH01234097A (ja) | 多台モータ運転装置 | |
| JPH04326625A (ja) | Ａ／ｄ変換回路 | |
| SU1709519A1 (ru) | Устройство контрол параллельно-последовательных аналого-цифровых преобразователей | |
| JPH01165228A (ja) | Ｄａ変換装置 | |
| JP3094314B2 (ja) | Ａ／ｄコンバータ |