JPS5843010Y2 - パルス増幅回路 - Google Patents

Description

【考案の詳細な説明】 本考案は保護回路を有するパルス増幅回路に関するもの
である。

近年、キャラクタディスプレイ装置に関する技術が発達
し、種々方面においてＣＲＴキャラクタディスプレイ装
置が利用されている。

この場合、ＣＲＴキャラクタディスプレイ装置のビテ゛
オ回路においては、信号として供給される小振幅のデジ
タルパルス化されたビデオ信号を比較的大振幅のパルス
（約４０Ｖｐ−ｐ以上）に増幅してＣＲＴに供給するた
めのパルス増幅回路が設けられている。

第１図は上述したＣＲＴキャラクタディスプレイ装置の
ビデオ回路に用いられているパルス増幅回路の一例を示
し、入力端１にディジタルパルス化されたビデオ信号の
Ｈ信号が供給されると、波形整形用のアンドゲート２の
出力がＨとなり、このＨ信号が抵抗３を介してトランジ
スタ４のベースに供給される。

トランジスタ４はこのＨ信号によってオフとなり、これ
に伴ってトランジスタ５がオフとなって出力端６に十Ｂ
２に対応したＨ信号が得られるように構成されている。

また、入力端１にデジタルパルス化されたビテ゛オ信号
のＬ信号が供給されると、アンドゲート２の出力がＬと
なり、これに伴なってトランジスタ４，５がオンとなっ
て出力端６からＬ信号が得られる。

なお、抵抗７．８はトランジスタ４に対するベースバイ
アス用の分圧抵抗、９はトランジスタ５の負荷抵抗、１
０はトランジスタ５のバイアス調整によるゲイン調整用
の可変抵抗器、１１はゲイン調整時の保護抵抗である。

このように構成されたパルス増幅回路において、通常方
形波パルスを増幅する場合には、トランジスタ５のバイ
アス点を調整することによって余分な電力を消費しない
ように動作させているが、入力信号のテ゛ニーティが大
きくなるに従って消費電力も大きくなってしまう。

この場合、キャラクタディスプレイに用いられる高解像
度のＣＲＴ等に於いては、電子ビームを細くして解像度
を上げるために第１グリツドの孔径が小さくなっており
、これに伴なってカソードの電子放射面積も小さくなっ
ている。

このために、電子ビームを流しすぎるとカソードの劣化
が早くなり、これに伴なってＣＲＴの寿命が短くなって
しまう。

従って、キャラクタテ゛イスプレイ用の高解像度ＣＲＴ
に於いては、出画率が決められており、これに伴なって
パルス状ビデオ信号のデユーディも制限されている。

この結果、第１図に示すパルス増幅回路においては、ト
ランジスタ５および負荷抵抗９の設計最大値を上述した
ＣＲＴの出画率によって決定されるデュ−テイに耐えら
れるようにすれば十分であることになる。

しかしながら、上述した回路においては、誤ってビュー
ティの大きな信号が供給された場合、つまり、例えば入
力信号源の接続忘れ、入力信号線の断線、入力信号源の
電源が断となってその動作が停止された場合、入力信号
源の故障、誤動作、誤操作等が生じた場合においては、
出力段の消費電力が増大して、出力段トランジスタ５お
よび負荷抵抗９が破損してしまう。

このため、従来のパルス増幅回路に於いては人力信号の
デユーティが何かの原因で大きくなって消費電力が増大
しても十分な容量の出力トランジスタおよび゛負荷抵抗
を用いているのが現状である。

また、パルス増幅回路をこのように大容量に設定すると
、何かの原因によってビデオ信号のデユーティが増大し
た場合に、この増大したテ゛ニーティのビデオ信号がそ
のまま増幅されてＣＲＴに供給されるために、前述した
理由によって高解像度ＣＲＴが劣化してしまう等の種々
欠点を有している。

本考案は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は理論値の容量の部品を用いても必要以上の大きなデユ
ーティを有する入力信号によって回路が破損することな
く安定に動作することができるパルス増幅回路を提供す
ることにある。

このような目的を達成するため、本考案はパルス信号を
増幅するパルス増幅回路の入力側に、入力信号を積分す
る第１抵抗およびコンデンサからなる積分回路とこの積
分回路の出力が所定値に達したときオンするトランジス
タとこのトランジスタのオンするレベルを設定する第２
抵抗と上記トランジスタの反転出力と上記入力信号を入
力とするナントゲートとから構成され、上記積分回路の
第１抵抗とコンデンサの時定数によって定まる所定のテ
゛ニーティ以上の信号通過を阻止する保護回路を設ける
ようにしたものである。

以下、図面に基づき本考案の実施例を詳細に説明する。

第２図は本考案によるパルス増幅器の一実施例を示す回
路図であって、第１図と同一部分は同記号を用いである
。

同図において第１図との相違点は、入力端１と抵抗３と
の間に保護回路１２を設けたことである。

この場合、保護回路１２は入力信号の波形をそれぞれ整
形する第１．第２ナンドゲー） １３．１４と、第１ナ
ントゲート１３の出力信号を積分する抵抗１５およびコ
ンデンサ１６とからなる積分回路と、積分回路の出力が
所定値に達したときにオンとなるトランジスタ１７と、
）ヘランジスタ１７のオンするレベルを設定する抵抗１
９と、ｌ・ランジスタ１７の反転出力と第２ナントゲー
ト１４の出力を入力信号とする第３ナンドゲ−１〜１８
とから構成されている。

この場合、抵抗１５とコンテ゛ンサ１６による積分回路
の時定数は、所定デユーティ以下で通過さすべき最大パ
ルス幅の通過は妨げず、かつ阻止すべきパルス幅を通過
させないように設定されている。

抵抗１９は、入力信号のデユーティにより決定される積
分出力がどれだけ上昇したときにトランジスタ１７をオ
ンさせるかによって設定されている。

つぎにこの第２図に示す実施例の動作を説明する。

まず、テ゛ニーティの小さなビテ゛オ信号が供給された
場合には、波形整形用のナントゲート１３の出力信号を
積分する抵抗１５とコンテ゛ンサ１６とからなる積分回
路の出力はトランジスタ１７の動作レベルまで上昇せず
、これに伴なってトランジスタ１７はオフ状態を続ける
。

この結果、トランジスタ１７から第３ナントゲート１８
にはＨ信号が供給され続けられることになる。

一方、ナントゲート１４は入力端１に供給される入力信
号を波形整形して第３ナントゲート１８の他方の入力端
に供給している。

従って、ナントゲート１８からは入力端１に供給される
信号と同一の信号が出力され、この信号が抵抗３を介し
てトランジスタ４に供給されるために、前述した第１図
の回路と同一の動作となる。

次に入力端１に所定値よりも大きなデユーティのビデオ
信号が供給されると、入力信号を波形整形する第１ナン
トゲート１３の出力を積分する抵抗１５とコンデンサ１
６とからなる積分回路の出力が上昇し、これに伴なって
１ヘランジスタ１７がオンとなる。

この結果、第３ナントゲート１８に供給されるトランジ
スタ１７の出力信号はＬ状態を続ける。

従って、第３ナントゲート１８の出力信号は他の入力端
に供給される信号に関係なくＨ状態を続けることになり
、この第３ナントゲート１８のＨ出力信号によってトラ
ンジスタ４，５を強制的にオフとする。

このために、抵抗１５とコンテ゛ンサ１６の時定数によ
って定まる値以上のデユーティを有する入力信号が供給
された場合には、保護回路１２が働いてパルス増幅回路
の動作を強制的に停止させて回路の保護およびＣＲＴの
保護を行なうことができる。

従って、パルス増幅回路の出力トランジスタおよび負荷
抵抗の容量を安全のために必要以上に大きなものとする
必要がなくなる。

従って、保護回路１２は所定値以上のデユーティを有す
る信号の通過を阻止していることになる。

なお、上述した実施例においては、負極性パルスを入力
とする場合について説明したが、正極性パルスを入力と
する場合には第１．第２ナントゲートをアンドゲートに
変更して使用すれば良いことは言うまでもない。

以上説明したように、本考案によるパルス増幅回路は、
入力側に入力信号を積分する積分回路と、この積分回路
の出力が所定値に達したときオンするトランジスタと、
このトランジスタのオンするレベルを設定する抵抗と上
記トランジスタの反転出力と上記入力信号を人力とする
ナントゲートとから構成され、上記積分回路の抵抗とコ
ンテ゛ンサの時定数によって定まる。

所定のデユーティ以下の入力信号のみを通過させる保護
回路を設けたものであるために、理論値の容量の部品を
用いても必要以上の大きなデユーティを有する入力信号
によって回路が破損することなく安定に動作する。

また、ＣＲＴキャラクタテ゛イスプレイ装置のビデオ回
路に使用した場合には、出画率以上の信号を阻止して、
ＣＲＴを長寿命とすることができる等の種々優れた効果
を有する。

【図面の簡単な説明】

第１図は従来のパルス増幅回路の一例を示す回路図、第
２図は本考案によるパルス増幅回路の一実施例を示す回
路図である。 ４．５．１７・・・・・・トランジスタ、１２・・・・
・・保護回路、１３゜１４．１８・・・・・・第１〜第
３ナントゲート、１５．１９・・・・・・抵Ｌ１６・・
・・・・コンテ゛ンサ。

Claims (1)

【実用新案登録請求の範囲】
1. パルス信号を増幅するパルス増幅回路において、前記パ
   ルス増幅回路の入力側に入力信号を積分する第１抵抗お
   よびコンテ゛ンサからなる積分回路とこの積分回路の出
   力が所定値に達したときオンするトランジスタとこのト
   ランジスタのオンするレベルを設定する第２抵抗と前記
   トランジスタの反転出力と前記入力信号を入力とするナ
   ントゲートから構成され、前記積分回路の第１抵抗とコ
   ンデンサの時定数によって定まる所定デユーティ以上の
   信号通過を阻止する保護回路を設けたことを特徴とする
   パルス増幅回路。