JPS5842319A - ダ−リントントランジスタスイツチ装置 - Google Patents
ダ−リントントランジスタスイツチ装置Info
- Publication number
- JPS5842319A JPS5842319A JP56140185A JP14018581A JPS5842319A JP S5842319 A JPS5842319 A JP S5842319A JP 56140185 A JP56140185 A JP 56140185A JP 14018581 A JP14018581 A JP 14018581A JP S5842319 A JPS5842319 A JP S5842319A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- diode
- switch
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ダーリン）ｙ接続したトランジスタを用いる
スイッチ装置に関し、スイッチング特性を向上してスイ
ッチング損失を少なくすることのできるものを提供する
ものである。
スイッチ装置に関し、スイッチング特性を向上してスイ
ッチング損失を少なくすることのできるものを提供する
ものである。
一般に、トランジスタをダーリントン接続してスイッチ
ング素子として用いる場合には、そのオン時は飽和状Ｈ
Ｂとしオフ時は遮断状態とするのであるが、トランジス
タの電流増幅率（ｈＦＫ）のばらつき＋１３が大きく、
小さいｈＦＫのトランジスタに対しても充分に飽和させ
るように設計すると大きいｈＦｘのトランジスタに対し
ては飽和が深くなり過ぎ、スイッチオン時の過渡応答が
悪くなシ降、工時間が長くなって、スイッチング損失が
増大しトランジスタの破壊にも至ることがあるという欠
点がある。
ング素子として用いる場合には、そのオン時は飽和状Ｈ
Ｂとしオフ時は遮断状態とするのであるが、トランジス
タの電流増幅率（ｈＦＫ）のばらつき＋１３が大きく、
小さいｈＦＫのトランジスタに対しても充分に飽和させ
るように設計すると大きいｈＦｘのトランジスタに対し
ては飽和が深くなり過ぎ、スイッチオン時の過渡応答が
悪くなシ降、工時間が長くなって、スイッチング損失が
増大しトランジスタの破壊にも至ることがあるという欠
点がある。
まず、第１図に従来から用いられているダーントントラ
ンジスタを用いたスイッチ装置の回路例を示す。
ンジスタを用いたスイッチ装置の回路例を示す。
同図において、１はダーリントン接続トランジスタを構
成する前段のトランジスタ、２は同後段のトランジスタ
、３は後段のトランジスタ２のスイッチオン時のキャリ
ア掃出を助けるために入力端子６と後段のトランジスタ
２０ベースとの間に接続したスイッチフグ改善用のダイ
オード、４は後段のトランジスタ２のコレクターエミッ
タ間に接続したダンパーダイオード、６は出力端子、７
は負荷をそれぞれ示している。
成する前段のトランジスタ、２は同後段のトランジスタ
、３は後段のトランジスタ２のスイッチオン時のキャリ
ア掃出を助けるために入力端子６と後段のトランジスタ
２０ベースとの間に接続したスイッチフグ改善用のダイ
オード、４は後段のトランジスタ２のコレクターエミッ
タ間に接続したダンパーダイオード、６は出力端子、７
は負荷をそれぞれ示している。
第２図は、この第１図の回路における電流、電圧波形を
示している。ａは前段のトランジス・り１ノヘースｈａ
”Ｂ１；、ｂはトランジスタ１のコレクタ電流ＩＣ１、
Ｃはトランジスタ１のベース−エミッタ間電ＦＩＶＢＢ
１、ｄはスイッチ改善用のダイオード３の電流、ｅは後
段のトランジスタ２のベース電流ｉＢ２、ｆはトランジ
スタ２のコレクタ電流ｉｃ２とダンパーターイオード４
の電流ｉＤ２との和、ｇは負荷７に流れる電流ｉｚ及び
トランジスタ１゜２のコレクタパルス電圧マ。ｐｌをそ
れぞれ示している。
示している。ａは前段のトランジス・り１ノヘースｈａ
”Ｂ１；、ｂはトランジスタ１のコレクタ電流ＩＣ１、
Ｃはトランジスタ１のベース−エミッタ間電ＦＩＶＢＢ
１、ｄはスイッチ改善用のダイオード３の電流、ｅは後
段のトランジスタ２のベース電流ｉＢ２、ｆはトランジ
スタ２のコレクタ電流ｉｃ２とダンパーターイオード４
の電流ｉＤ２との和、ｇは負荷７に流れる電流ｉｚ及び
トランジスタ１゜２のコレクタパルス電圧マ。ｐｌをそ
れぞれ示している。
第１図の回路において、トランジスタ１のベースとアー
ス間に入力端子６から入力信号としてステップ電圧を印
加し、時間１．よりターンオフを開始させると、トラン
ジスタ１においては、ｔＯ” １１間に蓄積された少数
キャリアをベースから掃出し、ｔ１〜ｔ３間に各電流が
降下し、ｔ３でターンオフを終る。すなわち、トランジ
スタ１の降下時間ｔｆ１は１、−１．である。
ス間に入力端子６から入力信号としてステップ電圧を印
加し、時間１．よりターンオフを開始させると、トラン
ジスタ１においては、ｔＯ” １１間に蓄積された少数
キャリアをベースから掃出し、ｔ１〜ｔ３間に各電流が
降下し、ｔ３でターンオフを終る。すなわち、トランジ
スタ１の降下時間ｔｆ１は１、−１．である。
また、トランジスタ２においても、ｔｏより少数キャリ
アを掃出し始めようとするが、ダイオード３がオフ状態
の間はトランジスタ１を介して掃出するため、掃出が充
分に早く行なわれないことがあり、前段のトランジスタ
１の降下時間ｔｆ１にも影響を与え、ｔｆｌが長くなる
。ｔ１〜ｔ２間にダイオード３０両端の電圧、即ちｖＢ
Ｅｌはダイオード３をオンさせる値となり、トランジス
タ２の少数キャリアはそのベースからダイオード３を介
して掃出され、ｔ２〜ｔ４間にその電流は降下するが、
降下時間ｔｆ２は長くなり、スイッチオン特性として充
分ではなく、スイッチング損失が大きくなる。
アを掃出し始めようとするが、ダイオード３がオフ状態
の間はトランジスタ１を介して掃出するため、掃出が充
分に早く行なわれないことがあり、前段のトランジスタ
１の降下時間ｔｆ１にも影響を与え、ｔｆｌが長くなる
。ｔ１〜ｔ２間にダイオード３０両端の電圧、即ちｖＢ
Ｅｌはダイオード３をオンさせる値となり、トランジス
タ２の少数キャリアはそのベースからダイオード３を介
して掃出され、ｔ２〜ｔ４間にその電流は降下するが、
降下時間ｔｆ２は長くなり、スイッチオン特性として充
分ではなく、スイッチング損失が大きくなる。
本発明は、上述のような問題を改善した装置を提供する
ことを目的とするもので、ダーリントントランジスタを
用いたスイッチ装置において、スイッチオフ時に後段ト
ランジスタのスイッチング特性を改善するためのダイオ
ードをそのスイッチオン開始直後よりオン状態とさせる
ために、前段トランジスタのベースに直列抵抗を設けて
スイッチオフ時の降下時間を短くシ、スイッチング損失
を減少させるものである。
ことを目的とするもので、ダーリントントランジスタを
用いたスイッチ装置において、スイッチオフ時に後段ト
ランジスタのスイッチング特性を改善するためのダイオ
ードをそのスイッチオン開始直後よりオン状態とさせる
ために、前段トランジスタのベースに直列抵抗を設けて
スイッチオフ時の降下時間を短くシ、スイッチング損失
を減少させるものである。
第３図に本発明の一実施例の回路例を示す。
同図において、１〜７は第１図中のものと同様のもので
あり、８は本発明で新たに前段のトランジスタ１のベー
スと入力端子５との間に直列接続して設けたスイッチン
グ改善用の抵抗である。
あり、８は本発明で新たに前段のトランジスタ１のベー
スと入力端子５との間に直列接続して設けたスイッチン
グ改善用の抵抗である。
第４図は、第３図の回路における各部の電流。
電圧波形を示している。この図において、ａ−ｇは第２
図におけるものと同様の順に各波形をそれぞれ示してい
る。但し、Ｃは、スイッチング改善用の抵抗８の入力点
とトランジスタ１のエミッタ間の電圧ｖＢＥ’ｌを示す
。
図におけるものと同様の順に各波形をそれぞれ示してい
る。但し、Ｃは、スイッチング改善用の抵抗８の入力点
とトランジスタ１のエミッタ間の電圧ｖＢＥ’ｌを示す
。
第３図の回路において抵抗８を介してトランジスタ１の
ベースとアースとの間に入力信号としてステップ電圧を
印加し、時間ｔ。よりターンオフを開始させる。トラン
ジスタ１においては、１０〜１７間に蓄積された少数キ
ャリアをベースから掃出し、１１１〜１３７間に電流降
下しｔ３′にターンオフを終る。
ベースとアースとの間に入力信号としてステップ電圧を
印加し、時間ｔ。よりターンオフを開始させる。トラン
ジスタ１においては、１０〜１７間に蓄積された少数キ
ャリアをベースから掃出し、１１１〜１３７間に電流降
下しｔ３′にターンオフを終る。
すなわち、トランジスタ１の降下時間ｔ ｆ’１は髪〜
ｔ３である。
ｔ３である。
また、トランジスタ２においても、ｔｏより少数キャリ
アを掃出し始めるが、抵抗８に、トランジスタ１のベー
ス電流ｉＢ１が流れて入力端子６とトランジスタ１のエ
ミッタ間の電圧ＶＢｉ１は、第４図Ｃに示す如＜’ｉｏ
の直後より降下し、ダイオード３を直ちにオン状態とし
、トランジスタ１を殆んど介することなく、ダイオード
３を介してトランジスタ２の少数キャリアを円滑に掃出
する。このたメニ、前段のトランジスタ１の降下時間ｔ
ｆ′ｌに与える影響が殆んどなく ｔｆ１′ハ短くなる
。また、トランジスタ２の少数キャリアも充分早く掃出
され、トランジスタ２の降下時間ｔｆ’２も短くなシ、
良好なスイッチオフ特性を示し、スイッチング損失を小
さくすることができる。
アを掃出し始めるが、抵抗８に、トランジスタ１のベー
ス電流ｉＢ１が流れて入力端子６とトランジスタ１のエ
ミッタ間の電圧ＶＢｉ１は、第４図Ｃに示す如＜’ｉｏ
の直後より降下し、ダイオード３を直ちにオン状態とし
、トランジスタ１を殆んど介することなく、ダイオード
３を介してトランジスタ２の少数キャリアを円滑に掃出
する。このたメニ、前段のトランジスタ１の降下時間ｔ
ｆ′ｌに与える影響が殆んどなく ｔｆ１′ハ短くなる
。また、トランジスタ２の少数キャリアも充分早く掃出
され、トランジスタ２の降下時間ｔｆ’２も短くなシ、
良好なスイッチオフ特性を示し、スイッチング損失を小
さくすることができる。
このようなターリントノ接続したトランジスタに上るス
イッチング回路は、カラーテレビジョン受像機の水平偏
向出力回路に用いることができ、その場合、抵抗８の抵
抗１１１１はそこに適用されるスイッチング素子として
のトランジスタ１，２の特性によっても異るが、はぼ１
〜３オーム程贋の抵抗値で充分な効果が得られる。また
、その抵抗値が低いために、ダーリントントランジスタ
１，２及びダイオード３．４にこの抵抗８を含めて全体
を１つの半導体チップとして構成することも可能である
。
イッチング回路は、カラーテレビジョン受像機の水平偏
向出力回路に用いることができ、その場合、抵抗８の抵
抗１１１１はそこに適用されるスイッチング素子として
のトランジスタ１，２の特性によっても異るが、はぼ１
〜３オーム程贋の抵抗値で充分な効果が得られる。また
、その抵抗値が低いために、ダーリントントランジスタ
１，２及びダイオード３．４にこの抵抗８を含めて全体
を１つの半導体チップとして構成することも可能である
。
このように、本発明によれば、ダーリントン接続したト
ランジスタを用いてスイッチング回路を構成する場合に
オフ時の降下時間を短縮することができてスイッチング
特性を良好にすることができ、スイッチング損失を少な
くすることができるものである。
ランジスタを用いてスイッチング回路を構成する場合に
オフ時の降下時間を短縮することができてスイッチング
特性を良好にすることができ、スイッチング損失を少な
くすることができるものである。
第１図は従来の一例のターーリ・７トントランジスタス
イツチ装置の回路図、第２図は第１図の回路における各
部の電流・電圧波形を示す波形図、第３図は本発明の一
実施例におけるダーリントントランジスタスイッチ装置
の回路図、第４図は第３図の回路における各部の電流・
電圧波形を示す波形図である。 １．２・・・・・・トランジスタ、３．４・・・・・・
ダイオード、５・・・・・・入力端子、６・・・・・・
出力端子、７・・・・・・負荷、８・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 纂２図 富 ３ 口 第４図
イツチ装置の回路図、第２図は第１図の回路における各
部の電流・電圧波形を示す波形図、第３図は本発明の一
実施例におけるダーリントントランジスタスイッチ装置
の回路図、第４図は第３図の回路における各部の電流・
電圧波形を示す波形図である。 １．２・・・・・・トランジスタ、３．４・・・・・・
ダイオード、５・・・・・・入力端子、６・・・・・・
出力端子、７・・・・・・負荷、８・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 纂２図 富 ３ 口 第４図
Claims (1)
- ダーリントン接続した２個のトランジスタと、これらの
トランジスタのうちの前段のトランジスタのベースと入
力端子との間に直列接続した抵抗と、上記入力端子と上
記前段トランジスタのエミッタとの間に接続したダイオ
ードと、上記２個のトランジスタのうちの後段のトラン
ジスタのコレクタとエミッタとの間に接続したダンパー
ダイオードとを備えたことを特徴とするダーリントント
ランジスタスイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140185A JPS5842319A (ja) | 1981-09-04 | 1981-09-04 | ダ−リントントランジスタスイツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140185A JPS5842319A (ja) | 1981-09-04 | 1981-09-04 | ダ−リントントランジスタスイツチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5842319A true JPS5842319A (ja) | 1983-03-11 |
Family
ID=15262876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56140185A Pending JPS5842319A (ja) | 1981-09-04 | 1981-09-04 | ダ−リントントランジスタスイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842319A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49115636A (ja) * | 1973-02-21 | 1974-11-05 | ||
| JPS5031764A (ja) * | 1973-07-23 | 1975-03-28 | ||
| JPS5330260A (en) * | 1976-09-01 | 1978-03-22 | Nec Corp | Transistor driving circuit |
| JPS54148466A (en) * | 1978-05-15 | 1979-11-20 | Fuji Electric Co Ltd | Switching semiconductor device |
| JPS5542498A (en) * | 1978-09-21 | 1980-03-25 | Exxon Research Engineering Co | Transistorized switching circuit |
-
1981
- 1981-09-04 JP JP56140185A patent/JPS5842319A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49115636A (ja) * | 1973-02-21 | 1974-11-05 | ||
| JPS5031764A (ja) * | 1973-07-23 | 1975-03-28 | ||
| JPS5330260A (en) * | 1976-09-01 | 1978-03-22 | Nec Corp | Transistor driving circuit |
| JPS54148466A (en) * | 1978-05-15 | 1979-11-20 | Fuji Electric Co Ltd | Switching semiconductor device |
| JPS5542498A (en) * | 1978-09-21 | 1980-03-25 | Exxon Research Engineering Co | Transistorized switching circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821714B2 (ja) | 交差導通電流を減少させる電力用ｍｏｓｆｅｔ駆動回路 | |
| JPH027536B2 (ja) | ||
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| US5343092A (en) | Self-biased feedback-controlled active pull-down signal switching | |
| JP3213488B2 (ja) | リミッタ回路 | |
| JPS5842319A (ja) | ダ−リントントランジスタスイツチ装置 | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| JPH0345579B2 (ja) | ||
| EP0146479A2 (en) | Method and apparatus for reducing the storage time in a saturated transistor | |
| JPS61294924A (ja) | スイツチング回路 | |
| JPH0666679B2 (ja) | Ｅｃｌ論理回路 | |
| JP3457924B2 (ja) | トランジスタ駆動回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| JP2805893B2 (ja) | 半導体集積回路 | |
| JPH0572770B2 (ja) | ||
| JPH0326679Y2 (ja) | ||
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JP2738969B2 (ja) | 発光素子駆動回路 | |
| JPS58110072A (ja) | 半導体装置 | |
| JP3008029U (ja) | ターンオフタイム改善回路 | |
| JPH05122839A (ja) | 電流制限回路 | |
| JP2805949B2 (ja) | スイッチング出力回路 | |
| JPS5910615B2 (ja) | 論理ゲ−ト回路 | |
| JPH0583929A (ja) | 静電誘導サイリスタの駆動回路 |