JP2738969B2 - 発光素子駆動回路 - Google Patents
発光素子駆動回路Info
- Publication number
- JP2738969B2 JP2738969B2 JP5686790A JP5686790A JP2738969B2 JP 2738969 B2 JP2738969 B2 JP 2738969B2 JP 5686790 A JP5686790 A JP 5686790A JP 5686790 A JP5686790 A JP 5686790A JP 2738969 B2 JP2738969 B2 JP 2738969B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- electrode
- transistors
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、発光素子駆動回路に関し、特に発光素子
の駆動電流の立ち上がりを急峻にすることができる発光
素子駆動回路に関する。
の駆動電流の立ち上がりを急峻にすることができる発光
素子駆動回路に関する。
第３図は従来の半導体レーザーダイオード駆動回路を
示す回路図である。図において、１は制御信号入力端
子、２は入力回路、３は高電位電源、４は低電位電源で
ある。Q1,Q2はバイポーラNPNトランジスタ、Q3はショッ
トキクランプトNPNトランジスタである。トランジスタQ
1,Q2はトランジスタQ1を基準トランジスタとするカレン
トミラー回路を構成し、トランジスタQ3が該カレントミ
ラー回路を駆動させる駆動用トランジスタとして機能す
る。トランジスタQ1は、ベースが入力回路２に、コレク
タが定電流源５を介して高電位電源３に各々接続されて
いる。トランジスタQ2は、ベースがトランジスタQ1のベ
ースに、コレクタが抵抗６を介して高電位電源３に、エ
ミッタがトランジスタQ2のエミッタに各々接続されてい
る。トランジスタQ1,Q2のベース共通接続点をノードＸ
とする。入力回路２は、制御信号入力端子１からの制御
信号に基づき、ノードＸの電流の吸い込みを制御する。
示す回路図である。図において、１は制御信号入力端
子、２は入力回路、３は高電位電源、４は低電位電源で
ある。Q1,Q2はバイポーラNPNトランジスタ、Q3はショッ
トキクランプトNPNトランジスタである。トランジスタQ
1,Q2はトランジスタQ1を基準トランジスタとするカレン
トミラー回路を構成し、トランジスタQ3が該カレントミ
ラー回路を駆動させる駆動用トランジスタとして機能す
る。トランジスタQ1は、ベースが入力回路２に、コレク
タが定電流源５を介して高電位電源３に各々接続されて
いる。トランジスタQ2は、ベースがトランジスタQ1のベ
ースに、コレクタが抵抗６を介して高電位電源３に、エ
ミッタがトランジスタQ2のエミッタに各々接続されてい
る。トランジスタQ1,Q2のベース共通接続点をノードＸ
とする。入力回路２は、制御信号入力端子１からの制御
信号に基づき、ノードＸの電流の吸い込みを制御する。
トランジスタQ3は、ベースがトランジスタQ1のコレク
タに、エミッタがトランジスタQ1,Q2のベース共通接続
点に、コレクタが抵抗７を介して高電位電源３に各々接
続されている。
タに、エミッタがトランジスタQ1,Q2のベース共通接続
点に、コレクタが抵抗７を介して高電位電源３に各々接
続されている。
半導体レーザーダイオード（以下“LD"という）８
は、アノードがトランジスタQ1,Q2のエミッタ共通接続
点に、カソードが低電位電源４に各々接続されている。
LD8のON/OFFは、トランジスタQ1,Q2からの電流により制
御される。
は、アノードがトランジスタQ1,Q2のエミッタ共通接続
点に、カソードが低電位電源４に各々接続されている。
LD8のON/OFFは、トランジスタQ1,Q2からの電流により制
御される。
次に動作について説明する。制御信号入力端子１から
の制御信号により入力回路２の出力状態が“L"、つまり
入力回路２がノードＸの電流を吸い込む状態になるとト
ランジスタQ1,Q2がOFFする。このとき、LD8のアノード
には電流が供給されないのでLD8もOFFしている。
の制御信号により入力回路２の出力状態が“L"、つまり
入力回路２がノードＸの電流を吸い込む状態になるとト
ランジスタQ1,Q2がOFFする。このとき、LD8のアノード
には電流が供給されないのでLD8もOFFしている。
一方、トランジスタQ1がOFFすることで定電流源５か
らの電流によりトランジスタQ3のベース電位が高くな
り、トランジスタ３がONする。このとき、トランジスタ
Q3のベース電位VB3Lは、入力回路２の“L"レベル出力電
圧をVL、トランジスタQ3のベース・エミッタ間電圧をV
BE3とすると、 VB3L＝VL＋VBE3 …（１） となり、このときのトランジスタ３のベース電流は定電
流源５の出力電流I0と等しくなる。今、トランジスタQ3
のコレクタ電流をIC3、高電位電源３の電圧値をVCC、抵
抗７の抵抗値をR7、トランジスタQ3のコレクタ・エミッ
タ間飽和電圧をVSat3、トランジスタQ3の飽和エミッタ
電流をIE3とすると、 IE3＝I0＋IC3 …（３） となる。ノードＸには（３）式で示される電流IE3が与
えられており、入力回路２はこの電流IE3を吸い込んで
いる。
らの電流によりトランジスタQ3のベース電位が高くな
り、トランジスタ３がONする。このとき、トランジスタ
Q3のベース電位VB3Lは、入力回路２の“L"レベル出力電
圧をVL、トランジスタQ3のベース・エミッタ間電圧をV
BE3とすると、 VB3L＝VL＋VBE3 …（１） となり、このときのトランジスタ３のベース電流は定電
流源５の出力電流I0と等しくなる。今、トランジスタQ3
のコレクタ電流をIC3、高電位電源３の電圧値をVCC、抵
抗７の抵抗値をR7、トランジスタQ3のコレクタ・エミッ
タ間飽和電圧をVSat3、トランジスタQ3の飽和エミッタ
電流をIE3とすると、 IE3＝I0＋IC3 …（３） となる。ノードＸには（３）式で示される電流IE3が与
えられており、入力回路２はこの電流IE3を吸い込んで
いる。
制御信号入力端子１からの制御信号により入力回路２
の出力状態が高インピーダンス状態になると、入力回路
２はノードＸの電流を吸い込まなくなり、トランジスタ
Q1,Q2がONする。このとき、LD8のアノードにはトランジ
スタQ1,Q2を介して電流が供給されるので、LD8はONす
る。このとき、ノードＸの電位VXは、 VX＝VLD＋VBE1 …（４） VLD:LD8の動作電圧 VBE1：トランジスタQ1のベース・エミッタ間順方向電
圧 となる。また、このときのトランジスタQ3のベース電位
VB3Hは、 VB3H＝VX＋VBE3 ＝VLD＋VBE1＋VBE3 …（５） となる。トランジスタQ3のベース電流を無視すれば、ト
ランジスタQ1には電流I0が流れる。トランジスタQ1,Q2
のカレントミラー比を1:Nとすれば、トランジスタQ2の
コレクタ電流IC2はＮ・I0となる。トランジスタQ1,Q2の
ベース電流の和はトランジスタQ3のエミッタ電流IE3に
等しい。
の出力状態が高インピーダンス状態になると、入力回路
２はノードＸの電流を吸い込まなくなり、トランジスタ
Q1,Q2がONする。このとき、LD8のアノードにはトランジ
スタQ1,Q2を介して電流が供給されるので、LD8はONす
る。このとき、ノードＸの電位VXは、 VX＝VLD＋VBE1 …（４） VLD:LD8の動作電圧 VBE1：トランジスタQ1のベース・エミッタ間順方向電
圧 となる。また、このときのトランジスタQ3のベース電位
VB3Hは、 VB3H＝VX＋VBE3 ＝VLD＋VBE1＋VBE3 …（５） となる。トランジスタQ3のベース電流を無視すれば、ト
ランジスタQ1には電流I0が流れる。トランジスタQ1,Q2
のカレントミラー比を1:Nとすれば、トランジスタQ2の
コレクタ電流IC2はＮ・I0となる。トランジスタQ1,Q2の
ベース電流の和はトランジスタQ3のエミッタ電流IE3に
等しい。
よって、 となる。
入力回路２の出力が“L"から高インピーダンス状態に
移行する時、即ち、LD8がOFFからONに移行する過渡状態
においては、入力回路２の出力電位、即ち、カレントミ
ラー回路の共通ベース電位となるノードＸの電位VXはVL
からVLD＋VBE1まで上昇する。
移行する時、即ち、LD8がOFFからONに移行する過渡状態
においては、入力回路２の出力電位、即ち、カレントミ
ラー回路の共通ベース電位となるノードＸの電位VXはVL
からVLD＋VBE1まで上昇する。
ところで、定電流源５とトランジスタQ3のベース間及
びトランジスタQ1のコレクタとトランジスQ3のベース間
には寄生容量がある。従って、入力回路２の出力が“L"
から高インピーダンス状態に移行する時、トランジスタ
Q3のベース電位は上述した寄生容量のため上昇が遅れ
る。その結果、トランジスタQ3のベース・エミッタ間の
電位差が小さくなり、トランジスタQ3がOFFに向かうと
ともに、これに伴いトランジスタQ1,Q2より成るカレン
トミラー回路もOFFに向かうので、LD8の駆動電流の増大
が妨げられ、LD8の駆動電流IFの波形は第５図に示すよ
うに立ち上がりがなまった波形となる。また、第４図に
示すように、駆動電流IFがスレッショルド電流Ith以下
では光出力Ｐはほぼ０であり、駆動電流IFがスレッショ
ルド電流Ithを超えると光出力Ｐは駆動電流IFに比例し
て直線的に増大する。従って、駆動電流IFの立ち上がり
がなまっている場合には、光出力Ｐの波形の立ち上がり
も第５図に示すようになまったものとなり、光出力Ｐの
パルス幅が電位VXのパルス幅よりも小さくなる。
びトランジスタQ1のコレクタとトランジスQ3のベース間
には寄生容量がある。従って、入力回路２の出力が“L"
から高インピーダンス状態に移行する時、トランジスタ
Q3のベース電位は上述した寄生容量のため上昇が遅れ
る。その結果、トランジスタQ3のベース・エミッタ間の
電位差が小さくなり、トランジスタQ3がOFFに向かうと
ともに、これに伴いトランジスタQ1,Q2より成るカレン
トミラー回路もOFFに向かうので、LD8の駆動電流の増大
が妨げられ、LD8の駆動電流IFの波形は第５図に示すよ
うに立ち上がりがなまった波形となる。また、第４図に
示すように、駆動電流IFがスレッショルド電流Ith以下
では光出力Ｐはほぼ０であり、駆動電流IFがスレッショ
ルド電流Ithを超えると光出力Ｐは駆動電流IFに比例し
て直線的に増大する。従って、駆動電流IFの立ち上がり
がなまっている場合には、光出力Ｐの波形の立ち上がり
も第５図に示すようになまったものとなり、光出力Ｐの
パルス幅が電位VXのパルス幅よりも小さくなる。
従来の半導体レーザーダイオード駆動回路は以上のよ
うに構成されているので、LD8がOFFからONに移行する過
渡状態においてLD8の駆動電流IFの立ち上がりがなまっ
てしまい、その結果、光出力Ｐの波形の立ち上がりがな
まったり、光出力Ｐのオンパルス幅が電位VXのパルス幅
よりも著しく狭くなるという問題があった。
うに構成されているので、LD8がOFFからONに移行する過
渡状態においてLD8の駆動電流IFの立ち上がりがなまっ
てしまい、その結果、光出力Ｐの波形の立ち上がりがな
まったり、光出力Ｐのオンパルス幅が電位VXのパルス幅
よりも著しく狭くなるという問題があった。
この発明は上記のような問題点を解決するためになさ
れたもので、発光素子の光出力の立ち上がりが急峻で、
光出力のオンパルスの幅が制御信号入力手段からのパル
スの幅と同等程度である発光素子駆動回路を得ることを
目的とする。
れたもので、発光素子の光出力の立ち上がりが急峻で、
光出力のオンパルスの幅が制御信号入力手段からのパル
スの幅と同等程度である発光素子駆動回路を得ることを
目的とする。
この発明に係る発光素子駆動回路は、制御信号入力手
段と、制御電極が前記制御信号入力手段に、一方電極が
第１の電源に各々接続された第１のトランジスタと、制
御電極が前記第１のトランジスタの制御電極に、一方電
極が前記第１の電源に、他方電極が前記第１のトランジ
スタの他方電極に各々接続され、第１のトランジスタと
ともにカレントミラー回路を構成する第２のトランジス
タと、制御電極が前記第１のトランジスタの一方電極
に、一方電極が前記第１の電源に各々接続された第３の
トランジスタと、前記第３のトランジスタの他方電極と
前記第1,第２のトランジスタの制御電極共通接続点との
間に接続された抵抗と、一方電極が前記第1,第２のトラ
ンジスタの他方電極共通接続点に、他方電極が第２の電
源に各々接続された発光素子とを備えている。
段と、制御電極が前記制御信号入力手段に、一方電極が
第１の電源に各々接続された第１のトランジスタと、制
御電極が前記第１のトランジスタの制御電極に、一方電
極が前記第１の電源に、他方電極が前記第１のトランジ
スタの他方電極に各々接続され、第１のトランジスタと
ともにカレントミラー回路を構成する第２のトランジス
タと、制御電極が前記第１のトランジスタの一方電極
に、一方電極が前記第１の電源に各々接続された第３の
トランジスタと、前記第３のトランジスタの他方電極と
前記第1,第２のトランジスタの制御電極共通接続点との
間に接続された抵抗と、一方電極が前記第1,第２のトラ
ンジスタの他方電極共通接続点に、他方電極が第２の電
源に各々接続された発光素子とを備えている。
この発明においては、第３のトランジスタの他方電極
と第1,第２のトランジスタの制御電極共通接続点との間
に抵抗を設けたので、第３のトランジスタの制御電極の
電位は第1,第２のトランジスタの制御電極共通接続点を
基準に考えると該抵抗での電圧降下分だけ高くなり、発
光素子がOFFからONへ移行する場合、第３のトランジス
タの制御電極、他方電極間の電圧に余裕ができる。
と第1,第２のトランジスタの制御電極共通接続点との間
に抵抗を設けたので、第３のトランジスタの制御電極の
電位は第1,第２のトランジスタの制御電極共通接続点を
基準に考えると該抵抗での電圧降下分だけ高くなり、発
光素子がOFFからONへ移行する場合、第３のトランジス
タの制御電極、他方電極間の電圧に余裕ができる。
第１図はこの発明に係る発光素子駆動回路の一実施例
を示す回路図である。図において、第３図に示した従来
回路との相違点は、トランジスタQ3のエミッタとノード
Ｘとの間に新たに抵抗10を設けたことである。その他の
構成は従来と同様である。
を示す回路図である。図において、第３図に示した従来
回路との相違点は、トランジスタQ3のエミッタとノード
Ｘとの間に新たに抵抗10を設けたことである。その他の
構成は従来と同様である。
次に動作について説明する。入力回路２の出力が高イ
ンピーダンス状態になると入力回路２はノードＸの電流
を吸い込まなくなり、トランジスタQ1,Q2はONする。ト
ランジスタQ1,Q2に流れる電流の和が駆動電流IF（＝I0
（１＋Ｎ））としてLD8に与えられる。ここでトランジ
スタQ3のエミッタ電流をIE3Hとすると、エミッタ電流I
E3Hは となる。この時、抵抗10での電圧降下VD10Hは抵抗10の
抵抗値をR10とすれば、 となる。このときのトランジスタQ3のベース電位VB3H′
は、 となる。
ンピーダンス状態になると入力回路２はノードＸの電流
を吸い込まなくなり、トランジスタQ1,Q2はONする。ト
ランジスタQ1,Q2に流れる電流の和が駆動電流IF（＝I0
（１＋Ｎ））としてLD8に与えられる。ここでトランジ
スタQ3のエミッタ電流をIE3Hとすると、エミッタ電流I
E3Hは となる。この時、抵抗10での電圧降下VD10Hは抵抗10の
抵抗値をR10とすれば、 となる。このときのトランジスタQ3のベース電位VB3H′
は、 となる。
一方、入力回路２の出力が“L"のときは、従来同様ト
ランジスタQ1,Q2及びLD8はOFFするので、定電流源５の
出力電流I0はすべてトランジスタQ3のベース電流とな
り、トランジスタQ3のエミッタ電流IE3Lは、 IE3L＝I0＋IC3 …（10） となる。
ランジスタQ1,Q2及びLD8はOFFするので、定電流源５の
出力電流I0はすべてトランジスタQ3のベース電流とな
り、トランジスタQ3のエミッタ電流IE3Lは、 IE3L＝I0＋IC3 …（10） となる。
ところで、IF＝（１＋Ｎ）・I0なので、定電流I0は、 となり、（11）式を（10）式に代入すると、 となる。従って、入力回路２の出力状態が“L"の場合の
トランジスタQ3のベース電位VBは、 となる。（13）式と（１）式を比較すると、本実施例の
方がR10・（IF／（１＋Ｎ）＋IC3）だけ大きいことにな
る。このことは入力回路２の出力状態が“L"から高イン
ピーダンスに変化した場合、つまり、LD8がOFFからONへ
移行する場合、トランジスタQ3のベース・エミッタ間電
圧に従来よりR10・（IF／（１＋Ｎ）＋IC3）だけ余裕が
あることを示している。また、通常β＞＞（１＋Ｎ）で
あるため、（１）式，（５）式，（９）式，（13）式か
ら考えると、VB3L′からVB3H′への変化量はVB3LからV
B3Hへの変化量より小さくなる。従って、LD8がOFFからO
Nに移行した場合、トランジスタQ3のベース・エミッタ
間電圧に余裕ができ、トランジスタQ3がOFFに向うのが
従来より遅くなり、トランジスタQ1,Q2より成るカレン
トミラー回路がOFFに向うのが遅くなり、これに伴っ
て、第２図に示すようにLD8の駆動電流IFの立ち上りが
急峻になる。その結果、第２図に示すようにLD8の光出
力Ｐの立ち上がりが急峻になり、光出力Ｐのオンパルス
の幅が入力回路２電位VXのパルス幅と著しく相違するこ
とがなくなる。
トランジスタQ3のベース電位VBは、 となる。（13）式と（１）式を比較すると、本実施例の
方がR10・（IF／（１＋Ｎ）＋IC3）だけ大きいことにな
る。このことは入力回路２の出力状態が“L"から高イン
ピーダンスに変化した場合、つまり、LD8がOFFからONへ
移行する場合、トランジスタQ3のベース・エミッタ間電
圧に従来よりR10・（IF／（１＋Ｎ）＋IC3）だけ余裕が
あることを示している。また、通常β＞＞（１＋Ｎ）で
あるため、（１）式，（５）式，（９）式，（13）式か
ら考えると、VB3L′からVB3H′への変化量はVB3LからV
B3Hへの変化量より小さくなる。従って、LD8がOFFからO
Nに移行した場合、トランジスタQ3のベース・エミッタ
間電圧に余裕ができ、トランジスタQ3がOFFに向うのが
従来より遅くなり、トランジスタQ1,Q2より成るカレン
トミラー回路がOFFに向うのが遅くなり、これに伴っ
て、第２図に示すようにLD8の駆動電流IFの立ち上りが
急峻になる。その結果、第２図に示すようにLD8の光出
力Ｐの立ち上がりが急峻になり、光出力Ｐのオンパルス
の幅が入力回路２電位VXのパルス幅と著しく相違するこ
とがなくなる。
なお、上記実施例では、ショットキクランプトNPNト
ランジスタQ3を用いたが、ショットキクランプされてい
ないトランジスタを用いてもよい。また、発光素子とし
てレーザーダイオードを用いたが、その他の発光素子、
例えば発光ダイオード等を用いても同様の効果が得られ
る。
ランジスタQ3を用いたが、ショットキクランプされてい
ないトランジスタを用いてもよい。また、発光素子とし
てレーザーダイオードを用いたが、その他の発光素子、
例えば発光ダイオード等を用いても同様の効果が得られ
る。
〔発明の効果〕 以上のようにこの発明によれば、第３のトランジスタ
の他方電極と第1,第２のトランジスタの制御電極共通接
続点との間に抵抗を設けたので、第３のトランジスタの
制御電極の電位は、第1,第２のトランジスタの制御電極
共通接続点を基準に考えると該抵抗での電圧効果分だけ
高くなり、発光素子がOFFからONへ移行する場合、第３
のトランジスタの制御電極・他方電極間電圧に余裕がで
きる。その結果、発光素子がOFFからONへ移行する場
合、第３のトランジスタがOFFに向うのが遅くなり、第
1,第２のトランジスタの制御電極共通接続点の電位は従
来よりも急峻に上昇し、発光素子の駆動電流の立ち上り
が急峻になる。その結果、発光素子の光出力の立ち上が
りが急峻になり、かつ、発光素子のオンパルス幅と制御
信号入力手段からのパルス幅がほぼ等しくなるという効
果がある。
の他方電極と第1,第２のトランジスタの制御電極共通接
続点との間に抵抗を設けたので、第３のトランジスタの
制御電極の電位は、第1,第２のトランジスタの制御電極
共通接続点を基準に考えると該抵抗での電圧効果分だけ
高くなり、発光素子がOFFからONへ移行する場合、第３
のトランジスタの制御電極・他方電極間電圧に余裕がで
きる。その結果、発光素子がOFFからONへ移行する場
合、第３のトランジスタがOFFに向うのが遅くなり、第
1,第２のトランジスタの制御電極共通接続点の電位は従
来よりも急峻に上昇し、発光素子の駆動電流の立ち上り
が急峻になる。その結果、発光素子の光出力の立ち上が
りが急峻になり、かつ、発光素子のオンパルス幅と制御
信号入力手段からのパルス幅がほぼ等しくなるという効
果がある。
第１図はこの発明に係る発光素子駆動回路の一実施例を
示す回路図、第２図は第１図に示した回路の動作を説明
するための波形図、第３図は従来の半導体レーザーダイ
オード駆動回路を示す回路図、第４図及び第５図は第３
図に示した回路の動作を説明するための波形図である。 図において、１は制御信号入力端子、２は入力回路、３
は高電位電源、４は低電位電源、８は半導体レーザーダ
イオード、10は抵抗、Q1,Q2はNPNトランジスタ、Q3はシ
ョットキクランプトNPNトランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
示す回路図、第２図は第１図に示した回路の動作を説明
するための波形図、第３図は従来の半導体レーザーダイ
オード駆動回路を示す回路図、第４図及び第５図は第３
図に示した回路の動作を説明するための波形図である。 図において、１は制御信号入力端子、２は入力回路、３
は高電位電源、４は低電位電源、８は半導体レーザーダ
イオード、10は抵抗、Q1,Q2はNPNトランジスタ、Q3はシ
ョットキクランプトNPNトランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】制御信号入力手段と、 制御電極が前記制御信号入力手段に、一方電極が第１の
電源に各々接続された第１のトランジスタと、 制御電極が前記第１のトランジスタの制御電極に、一方
電極が前記第１の電源に、他方電極が前記第１のトラン
ジスタの他方電極に各々接続され、第１のトランジスタ
とともにカレントミラー回路を構成する第２のトランジ
スタと、 制御電極が前記第１のトランジスタの一方電極に、一方
電極が前記第１の電源に各々接続された第３のトランジ
スタと、 前記第３のトランジスタの他方電極と前記第1,第２のト
ランジスタの制御電極共通接続点との間に接続された抵
抗と、 一方電極が前記第1,第２のトランジスタの他方電極共通
接続点に、他方電極が第２の電源に各々接続された発光
素子とを備えた発光素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5686790A JP2738969B2 (ja) | 1990-03-07 | 1990-03-07 | 発光素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5686790A JP2738969B2 (ja) | 1990-03-07 | 1990-03-07 | 発光素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03257885A JPH03257885A (ja) | 1991-11-18 |
| JP2738969B2 true JP2738969B2 (ja) | 1998-04-08 |
Family
ID=13039377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5686790A Expired - Fee Related JP2738969B2 (ja) | 1990-03-07 | 1990-03-07 | 発光素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738969B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178178A (ja) * | 1984-09-25 | 1986-04-21 | Nec Corp | 半導体発光素子駆動方式 |
| JP2561927B2 (ja) * | 1987-08-20 | 1996-12-11 | 三菱電機株式会社 | 半導体レ−ザ駆動回路 |
-
1990
- 1990-03-07 JP JP5686790A patent/JP2738969B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03257885A (ja) | 1991-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243654A (ja) | 半導体発光素子の駆動回路 | |
| US4698527A (en) | TTL-ECL level converter operable with small time delay by controlling saturation | |
| JPH05190949A (ja) | レ−ザ−ダイオ−ド駆動回路 | |
| JPH0535350A (ja) | 定電流源 | |
| US4460864A (en) | Voltage reference circuit | |
| JP2738969B2 (ja) | 発光素子駆動回路 | |
| JP3593623B2 (ja) | 発光素子駆動回路 | |
| US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP3380308B2 (ja) | 光半導体リレー装置 | |
| KR920010579B1 (ko) | 기준전압의 안정화 회로 | |
| JPH02103984A (ja) | 半導体レーザ駆動回路 | |
| JPH06244483A (ja) | 半導体発光素子駆動回路 | |
| JP3788029B2 (ja) | レーザダイオード駆動回路 | |
| KR940002812B1 (ko) | 저전류 기동회로 | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JPH0537289Y2 (ja) | ||
| JP2537290B2 (ja) | 半導体発光素子の駆動回路 | |
| JPH0542489Y2 (ja) | ||
| JPH073887B2 (ja) | 発光ダイオ−ド駆動回路 | |
| JPS6325775Y2 (ja) | ||
| JPS5913053B2 (ja) | 定電圧回路 | |
| KR830001898B1 (ko) | 전류원 트랜지스터 제어용 회로 | |
| JPH0222703Y2 (ja) | ||
| JPH11177401A (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |