JPS5842246A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5842246A
JPS5842246A JP56140762A JP14076281A JPS5842246A JP S5842246 A JPS5842246 A JP S5842246A JP 56140762 A JP56140762 A JP 56140762A JP 14076281 A JP14076281 A JP 14076281A JP S5842246 A JPS5842246 A JP S5842246A
Authority
JP
Japan
Prior art keywords
resin
lead
outside
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56140762A
Other languages
English (en)
Inventor
Masaru Katagiri
優 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56140762A priority Critical patent/JPS5842246A/ja
Publication of JPS5842246A publication Critical patent/JPS5842246A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明状樹脂封止StO半導体装置に係シ、41にそ
Oリードの構造に関する。
一般に1第1図に示すような樹脂封止層の半導体装置r
、 l ’)は、半導体素子(1c?、70 )を第2
11(a)に示すようなり−r7L/−ム11の素子固
着部(b@d)JjK固着した後、素子内部端子(Pa
d )とインナーリード11.11・・・間を金(ム1
1)、A!(アルミニウム)等の一ンディングワイヤで
接続した後、第2図伽)に示すように合成樹脂例えば工
lキシン樹914によって封止し、アラターリ−r16
,15・・・を切断成形(リードツォーンング)して作
られる。
ところで、従来、このようKして作られ九半導体装置の
一つの欠点として耐湿性の問題がありた。その要因の一
つとして、第3図−)K示すようにインナーリード13
及ヒ&ンデイングワイヤ16のエポキシ樹脂14との境
界部分に沿りた侵入経路11を通〕外部から水分が侵入
し、これによシ内郁素子11の配線が腐食する仁とが考
えられる。
仁のような侵入経路JFK沿った外部からの水分の侵入
に対して杜、インナーリーP I J 0IIWs  
# Wt B狭く、(第3図(b))厚11tは薄<、
Zンディングワイヤ16の径は小さくしてエポキシ樹脂
14との接触領域を少なくシ、さらに侵入経路11の長
さta長i方がよいことは言うまでもない。
しかしながら、−ンディングワイヤ16の径は電流容量
及びモールド形成時のワイヤ流れ等からして現状(20
〜3oμφ)よシ精度及びリード強度との兼合いで小さ
くすることは困難である。
この発明は上記実情に鑑みてなされたもので、その目的
は、リード強度を損うことなく、外部からの水分侵入を
効果的に防止し得る半導体装置を提供することに6る。
以下、図面を参照してこの発明の一実施例を説明する。
第4図(、)はリードフレーム21の平面図、第4図伽
)はこのリードフレーム21の素子固着部22に半導体
素子(図示せず)を固着し、さらにがンディングを行っ
た後、例えばエポキシ樹脂jJKよシ封止した状態を示
す平面図である。このリードフレーム21において、ア
ウターリード24部近傍のインナーリード25部には矩
形状の孔26が形成されておシ、従来形状に比べて孔の
分だけ実質的にはり−P@Wmが狭くなっている。この
リードフレームtiO孔2ξは、樹脂封止後、第5図に
一部を拡大して示すようにその一辺が工4キシ樹脂21
外に位置するよう罠なっている。
従って、このようなリードフレーム21によシ成形され
た半導体装置では、リードの取出部において、インナー
リード25と工4キシ樹脂2Jとの接触領域が従来に比
べて少なくなシ、水分の侵入防止効果が向上する。iえ
、孔2#の大部分はエポキシ樹脂jJKより固定されて
いるため、リード強度を損うこともなく、リードの引き
抜けに対しても有効である。
第6図及び第7図はそれぞれ他の実施例を示すものであ
る。第6図においては、インナーリード21に幅広部2
1mを設ゆると共に1これに対応した広がシを有する孔
11を形成し丸もので、第5図の実施例に比べてリード
の引き抜は強度が向上する。
また、第7図においては、インナーリード25部孔26
を形成すると共にインナーリード25の一部を折−形成
したもので、第5図の1!施例に比べて、侵入経路長が
長くなシ、さらに水分の侵入防止効果が向上する。
崗、上記実施例においては、インナーリード25の孔j
 6 e j Fの形状を矩形とし、その−辺が樹脂封
止後、ニーキシ樹Hxz外に位置するようKしたが、そ
の−辺が工lキシ樹脂23の側面部に一致するようにし
てもよい。ま九、孔の形状は矩形に限定するものではな
く、例えば円形、慌円形等にして、その一端が樹脂外に
位置し、あるいは樹脂側面部と一致するような構成とし
てもよい。
以上のようにこの発明によれば、インナーリードに対し
、樹脂封止後、その−辺あるい紘一端が樹脂外に位置し
、あるい紘樹脂側面に一致するような孔を形成するよう
にしたので、リード取シ出し部における樹脂とインナー
リードとの接触面積が従来に比べて減少し、リード強度
を損うことなく、外部からの水分の侵入を効果的に防止
できる0
【図面の簡単な説明】
第1図は樹脂封止屋半導体装置の側面図、第2図(a)
 (b)は上記装置の製造工程を示す平面図、第3図(
a) (&1)は上記装置の一部を取シ出して示す図で
、(a)は断面図、伽)は平面図、第4図(a)伽)拡
この発明の一実施例に係る樹脂封止部半導体装置の製造
1鵬を示す平面に係る平面図である。 21・・・リード)レーム、2S・・・工lキシ樹脂、
J J−・・インナーリード、2 g −・・孔。 。

Claims (1)

    【特許請求の範囲】
  1. 樹脂封止go半導体装置K>いて、その−辺あるいは一
    端が樹脂外に位置し、あるいは樹脂側面に一致するよう
    な孔が形成されたインナーリードを具備し九辷とを特徴
    とする半導体装置中
JP56140762A 1981-09-07 1981-09-07 半導体装置 Pending JPS5842246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56140762A JPS5842246A (ja) 1981-09-07 1981-09-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56140762A JPS5842246A (ja) 1981-09-07 1981-09-07 半導体装置

Publications (1)

Publication Number Publication Date
JPS5842246A true JPS5842246A (ja) 1983-03-11

Family

ID=15276144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56140762A Pending JPS5842246A (ja) 1981-09-07 1981-09-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS5842246A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
JPS61217529A (ja) * 1985-03-22 1986-09-27 Nippon Steel Corp 延性のすぐれた高強度鋼板の製造方法
JPH01259120A (ja) * 1988-04-11 1989-10-16 Nisshin Steel Co Ltd 延性の良好な超高強度鋼材の製造方法
JPH01259121A (ja) * 1988-04-11 1989-10-16 Nisshin Steel Co Ltd 延性に優れた超高強度鋼材の製造方法
US8926768B2 (en) 2009-03-25 2015-01-06 Nhk Spring Co., Ltd. High-strength and high-ductility steel for spring, method for producing same, and spring

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5234945U (ja) * 1975-09-02 1977-03-11
JPS5623765A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Molded type electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5234945U (ja) * 1975-09-02 1977-03-11
JPS5623765A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Molded type electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
JPS6348430B2 (ja) * 1983-02-12 1988-09-29 Fujitsu Ltd
JPS61217529A (ja) * 1985-03-22 1986-09-27 Nippon Steel Corp 延性のすぐれた高強度鋼板の製造方法
JPH0564215B2 (ja) * 1985-03-22 1993-09-14 Nippon Steel Corp
JPH01259120A (ja) * 1988-04-11 1989-10-16 Nisshin Steel Co Ltd 延性の良好な超高強度鋼材の製造方法
JPH01259121A (ja) * 1988-04-11 1989-10-16 Nisshin Steel Co Ltd 延性に優れた超高強度鋼材の製造方法
US8926768B2 (en) 2009-03-25 2015-01-06 Nhk Spring Co., Ltd. High-strength and high-ductility steel for spring, method for producing same, and spring

Similar Documents

Publication Publication Date Title
US5367191A (en) Leadframe and resin-sealed semiconductor device
JPH0697354A (ja) 開口部のあるフラッグを有する半導体装置
JPH03177060A (ja) 半導体装置用リードフレーム
JPS5842246A (ja) 半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JP3036339B2 (ja) 半導体装置
JPH0685133A (ja) 半導体集積回路装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JPS61140157A (ja) 樹脂封止型半導体装置
JPS63104457A (ja) リ−ドフレ−ム
JP2542274Y2 (ja) 半導体装置
JPS61241954A (ja) 半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPH01204460A (ja) 半導体装置用リードフレーム
JPH01204459A (ja) 半導体装置用リードフレーム
JPS63131558A (ja) レジン封止型半導体装置用リ−ドフレ−ム
JPS6232636A (ja) 半導体装置
KR19980044619U (ko) 반도체 패키지
JP2710515B2 (ja) 樹脂封止型半導体装置用リードフレーム
JPS59107547A (ja) 半導体装置
JPH05267370A (ja) Icの製造方法
JPS6294967A (ja) リ−ドフレ−ム
JPH05190734A (ja) 半導体装置とその製造方法
JPH04359550A (ja) 半導体装置