JPS5841539B2 - イメ−ジデ−タ行列演算方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、ディスプレイシステムに於けるイメージデー
タ間の演算を高速で実行して表示するイメージデータ行
列演算方式に関するものである。

従来のディスプレイシステムに於いては、例えば第１図
に示すように、画像メモリ１から１画素づつ読出して、
画像処理部２で、イメージデータ間の対比、画像の特徴
抽出、階調の強調、スペトラム分解したデータに対する
各種フィルタリング処理等の画像処理を行なってディス
プレイ部５の画面メモリ６に加え、この画面メモリ６の
内容をテレビスキャンに従って読出してブラウン管等の
表示部７に加えて表示するものであった。

なお３は画像入力部、４は制御入力部である。

このような従来の構成に於いては、画像処理部２に於い
て逐次処理を行なう為、その演算速度により表示する場
合の速度が制限され、従ってオペレータとの対話型式で
画像処理制御を行なわせることは困難であった。

本発明は、画面メモリから読出して表示する過程で各種
の演算処理を行なわせ、ベクトル変換等の演算をリアル
タイムで実行して表示させることを目的とするものであ
る。

以下実施例について詳細に説明する。

第２図は本発明の実施例のフ冶ツク線図であり、１１は
画像メモリ、１２は画像処理部、１２ａは画像制御部、
１３は画像入力部、１４は制御入力音瓜 １５はディス
プレイ部、１６は画面メモリ、１７は表示部、１Ｂは演
算部である。

この演算部１８に於いて画面メモリ１６からテレビスキ
ャンに従って読出したイメージデータの演算を行なって
表示部１７で表示するものである。

画面メモリ１６からのイメージデータをく、変換行列を
Ａ、補正ベクトルを６とすると、変換色ベクトルｔは、 ｒ＝Ａ文＋５ ・・・・・・・
・・・・・（１）で表わされ、この行列演算が演算部１
８に於いて高速で実行されるものである。

第３図はディスプレイ部のブロック線図であり、画面メ
モリ１６はメモＩＪ Ｍ １〜Ｍ３により構成され、演
算部１８はルックアップテーブルＬＵＴＩ〜Ｌ Ｕ Ｔ
３、論理演算回路ＡＬＵ及びリードパック回路ＲＢＣ
により構成されている。

又Ｓ Ｙ Ｇは同期信号発生回路、ＭＩＸは混合回路、
Ｄ／ＡはＤＡ変換器、ＤＢはデータバス、１２ａは画像
制御部である。

ルックアップテーブルＬＵＴ１〜ＬＵＴ３は、例えば第
４図に示す構成を有するもので、メモリＭ＃二〇−Ｍ＃
７、セレクタＳ Ｅ Ｉ、、ライトアドレス発生回路Ｗ
ＡＧから構成さ札ている。

又Ａｄはアドレス端子、Ｒ／Ｗはリードライト制御端子
、Ｄｉはデータ入力端子、Ｄｏはデータ出力端子、ＣＩ
、Ｋはクロック、Ｒ−Ｗはリードライト制御信号、Ｚｉ
は入力データ、Ｉ） ＩはメモリＭ＃０〜Ｍ＃７に書込
むデ１り、Ｚｏは出力データ、ＡＤはライトアドレスで
ある。

リードライ１〜制御信号Ｒ，−Ｗがライ１〜であるとき
、セレクタＳＥＬはライトアドレス発生回路ＷＡＧから
のライトアドレスＡＤをメモリＭ＃Ｏ〜Ｍ＃７のアドレ
ス端子Ａｄに加えるもので、ライトアドレス発生回路Ｗ
ＡＧはクロッグＣＬＫをカウントして順次歩進するライ
トアドレスＡＤを出力する。

又画像制御部１２ａからデータバスＤＢを介してデータ
Ｄ１が加えられて書込みが行なわれる。

従ってルックアップテーブルＬ Ｕ Ｔ １〜Ｌ Ｕ
Ｔ ３には変数＝アドレス、関数＝データの＊＊形式で
各種関数が記憶されることになる。

又り・−ドライド制御信号Ｒ−Ｗがリードであると、セ
レクタＳＥＬは人力データＺｉをアドレスとしてメモリ
Ｍ＃０〜Ｍ＃７のアト１／ス端子Ａｄに加え、メモリＭ
＃０〜Ｍ＃７に設定した関数に従って入力データＺｉを
変換した出力デ・−りＺ□が出力される。

又リードバック回路ＲＢＣは第５図に示ず構成を有する
もので、数ライン分の容量のメモリＭＥＭ１ ライン指
定１／ジスクＲＥ Ｇ、転送制御部ＴＣ及びゲー１−Ｇ
から構成され、ライン指定レジスフＲＥＧにセラ１へさ
れたライン数だけゲー１−Ｇを開けてアドレスをメモＩ
ＪＭＥＭに加え、転送制御部ＴＣの制御により論理演算
回路ＡＬＵの出力データをメモＩＪ Ｍ Ｅ Ｍに書込
んだ後、データバスＩ） Ｂを介して画面メモリ１６へ
転送する。

又論理演算回路ＡＬＵは第６図に示す構成を有するもの
で、和、差、論理和、論理積等の演算機能を持った２項
演算回路Ａ Ｌ Ｕ ｌ〜ＡＬＵ３、演算テ・−プル下
１ヘーＴ３、セレクタ５ＥＬｌ 。

Ｓ Ｅ Ｌ ２により構成されている。

演算テーブルＴ１〜Ｔ３には画像制御部１２ａよりデー
タバスＤＢを介してデータが加えられ、セレクタ５ＥＬ
Ｉ 、５ＥＬ２には切換信号が加えられて、データＢｉ
と演算テーブルＴ１の内容との切換及びデータＣｉと演
算テーブルＴ２の内容との切換が行なわれる。

又演算回路ＡＬＵｉ〜ＡＬＵ３には演算機能を制御する
信号が加えられる。

前述の（１）式は と表わすことができ、そのうちの一つは ｒ、 ： ａｌｌ Ｘｌ ＋ ａ１２ ｘ２ ＋ ａ１
３ Ｘ３ ＋ ｂｌ ・”（３）となる。

この（３）式の演算を行なう場合、ルックアップテーブ
ルＬ（ＪＴ１〜ＬＵＴ３の関数をＺｏｊａｌｊＺｉｊ（
ｊ−１，２，３）とし、演算部１８では演算テーブルＴ
３の内容をｂｌとして使用し、演算回路Ａ、 Ｌ Ｕ
１〜ＡＬＵ３は総て加算機能となるように制御する。

画面メモリ１６の各メモＩＪ Ｍ １〜Ｍ３のイメージ
データをＸ１〜ｘ３とすれば、演算部１８では（３）式
による演算が実行されてその出力ばｒ、となる。

この出力ｒ１はＤＡ変換器ＤりＡによりアナログ信号に
変換され、表示部１７に表示される。

この場合、ルックアップテーブルＬＵＴ１〜Ｌ Ｕ Ｔ
３による関数変換はメモリの読出速度が高速であるか
ら高速で実行することができ、又論理演算回路ＡＬＵで
は加算の演算のみ行なうので、これも高速で実行できる
ので、画面メモリ１６から読出したイメージデータの変
換処理を行なって表示部１７で表示することができるも
のとなる。

又（２）式のｒ２ ） ｒ３についてもｒｌと同様に演
算することができるもので、それぞれルックアップテー
ブルＬＵＴ１〜Ｌ Ｕ Ｔ ３及び演算テーブルＴ３の
内容が変更されて演算が行なわれる。

但し、前述のｒｌがリードバック回路ＲＢＣにより画面
メモリ１６に数ライン単位で転送されているので、（２
）式のＸｌはｒｌに変化していることになり、ｒ２を求
めるときには、次のような（２）式の内容の変更を必要
とすることになる。

＊又ｒ３を求めるときは、 前述の如くリードバック回路ＲＢＣにより画面メモリ１
６へ論理演算回路ＡＬＵの出力を転送することにより、
ｒ２２ ｒ３を求めることができることになる。

前述の（２）式のＸ１〜ｘ３をそれぞれＲ−Ｇ、Ｂの三
色の色信号とすれば、カラーベクトルの変換を行なうこ
とができる。

又三次元画像の成るベクトル方向の成分表示や座標軸の
変更等を行なうことができる。

第７図は画像処理ディスプレイシステムのブロック線図
であり、ＬＵＴ１〜ＬＵＴ３ 、ＡＬＵ。

Ｄ／Ａ、ＭＩＸ、ＳＹＧは、第３図に示すルックアップ
テーブル、論理演算回路、ＤＡ変換器及び同期信号発生
回路である。

又リードバックバッファＲＢＢとリードバックバッファ
匍脚部ＲＢＢＣにより第３図に示すリードバック回路Ｒ
ＢＣが構成されている。

又イメージメモリＩｒｎ１〜■ｍ３は１画素８ビツトと
してイメージデータを記憶するもので第３図に於ける画
面メモリ１６に相当する。

スイッチＳＷ１〜５Ｗ１１はスイッチ制御部ＳＷＣによ
り制御され、第３図に示す構成は、スイッチＳＷ４〜Ｓ
Ｗ１１の切換制御によって実現される。

又ＣＲＴ１〜ＣＲＴ３は白黒のブラウン管表示部、ＣＲ
Ｔ４はカラーのブラウン管表示部、Ｃ８Ｇはカーソル発
生＠Ｃ３ＧＣはカーソル制御部、Ｃ８Ｃはカラーセレク
タ制御部、Ｃ３ＥＬはカラーセレクタ、ＰＣＴは擬似カ
ラーテーブル、ＰＣＴＣは擬似カラーテーブル制御部、
ＡＬＵＣは論理演算制御部、ＬＵＴＣはルックアップテ
ーブル制御部、ＲＷＣはリードライト制御部、ＭＣＵは
メモリ制御部、Ｇｒ１〜Ｇｒ４ば２値の画像情報を蓄積
するグラフィックメモリ、ＤＢはデータバス、ＡＢはア
ドレスバス、ＩＢは内部バスである。

又Ｏ８Ｃは例えば２５ＭＨｚの発振器、ＤＳＴは同期信
号発生回路ＳＹＧを介したクロックを各部へ分配するク
ロック分配回路、ＦＧはキャラクタ発生、ベクトル発生
、ドツト発生等のファンクション発生回路、ＦＭはその
メモリ、ＣＭは制御用のメモリ、μＣＰＵはマイクロコ
ンピュータ、ＢＵＳＣはバス制御部、ＩＮＦＣはインタ
フェース制御部、ＩＮＦＡはインタフェースアダプタ、
ＨＣＢはバス、ＨＣＰＵはホストコンビエータ、ＰＷは
電源音［ＩＤＣは入力装置制御部、ＴＲＢはトラックボ
ールである。

イメージメモリＩｍ１〜Ｉｍ３の内容はスイッチＳＷ４
〜ＳＷ６を介してルックアップテーブルＬＵＴ１〜ＬＵ
Ｔ３のそれぞれアドレスとして加えられて関数変換出力
が得られ、それぞれの出力はスイッチＳＷ７〜ＳＷ９を
介して論理演算回路ＡＬＵに加えられ、前述の如く加算
演算が行なわれ、その演算出力はスイッチＳＷ１０を介
してリードバックバッファＲＢＢ及びブラウン管表示部
ＣＲＴ３に表示されるように加えられる。

従ってイメージデータの演算結果が直ちに表示されるこ
とになる。

なおスイッチＳＷ１〜ＳＷ３は任意の端子間の接続が可
能なもので、グラフィックメモ’ＪＧｒ１〜Ｇｒ４のう
ちの１個又は複数個の内容がブラウン管表示部ＣＲＴ１
〜ＣＲＴ３のうちの１個又は複数個に表示される。

又擬似カラーテーブルＰＣＴは、輝度レベルを色に変換
してカラーブララン管表示部ＣＲＴ４に表示し、画像の
輝度レベル差等の観測を容易にする為のものである。

又イメージメモ’）Ｉｍ１〜Ｉｍ３の内容がそれぞれＲ
２Ｏ，Ｂの色信号の輝度レベルを示すものとすれば、ル
ックアップテーブルＬＵＴ１〜ＬＵＴ３を側路してカラ
ーブラウン管を表示部ＣＲＴ４に加えたとき、変換され
ないカラー画像が表示される。

即ち前述の行列演算結果がイメージメモ’）Ｉｍ１〜Ｉ
ｍ３にそれぞれ転送されて演算終了時点では、カラーベ
クトルの変換が行なわれた画像が表示されることになる
。

以上説明したように、本発明は、前述の（２）式で示す
ような行列演算を、ルックアップテーブルＬＵＴ１〜Ｌ
ＵＴ３による関数変換と、論理演算回路による加減算と
により実行することができるもので、その演算結果は直
ちに表示されるから、表示画像を観察しながら演算の制
御を行なうこともできる。

又−次元ベクトル方向成分については前述の如く画面メ
モリ１６から読出して表示部１７により表示する過程で
高速で実行でき、各座標軸方向成分についても繰返し演
算により、順次演算結果を表示しながら高速で実行する
ことができる。

従って対話型式で画像処理を行なうことができることに
なる。

【図面の簡単な説明】

第１図は従来のディスプレイシステムのブロック線図、
第２図は本発明の実施例のブロック線図、第３図は本発
明の実施例のディスプレイ部のブロック線図、第４図は
ルックアップテーブルのブロック線図、第５図はリード
バック回路のブロック線図、第６図は論理演算回路のブ
ロック線図、第７図は画像処理ディスプレイシステムの
ブロック線図である。 第３図に於いて、１６は画面メモリ、１γは表示部、１
８は演算部、Ｍ１〜Ｍ３はメモリ、ＬＵＴ１〜ＬＵＴ３
はルックアップテーブル、ＡＬＵは論理演算回路、ＲＢ
Ｃはリードパック回路である。

Claims (1)

1. 【特許請求の範囲】 １ イメージデータを記憶する複数の画面メモリ、該画
   面メモリの読出データを加えて所定の演算を行なう演算
   部、該演算部の出力を加えて表示する表示部を備え、前
   記演算部は、前記画面メモリの読出データをアドレスと
   して関数変換し、且つ該関数変換内容の変更が可能なル
   ックアップテーブルと、該ルックアップテーブルにより
   変換されたデータ間の加減算を行なう論理演算回路とを
   含み、前記イメージデータの変換演算を行なうことを特
   徴とするイメージデータ行列演算方式。 ２ 前記演算部は、演算結果を前記画面メモリに転送す
   る構成を備えていることを特徴とする特許請求の範囲第
   １項記載のイメージデータ行列演算方式。