JPS5840662Y2 - アナログ入力マルチプレクサ - Google Patents

アナログ入力マルチプレクサ

Info

Publication number
JPS5840662Y2
JPS5840662Y2 JP7375778U JP7375778U JPS5840662Y2 JP S5840662 Y2 JPS5840662 Y2 JP S5840662Y2 JP 7375778 U JP7375778 U JP 7375778U JP 7375778 U JP7375778 U JP 7375778U JP S5840662 Y2 JPS5840662 Y2 JP S5840662Y2
Authority
JP
Japan
Prior art keywords
relay contact
multiplexer
mode noise
secondary side
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7375778U
Other languages
English (en)
Other versions
JPS54177259U (ja
Inventor
吉士 深井
憲次郎 藤田
Original Assignee
横河電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河電機株式会社 filed Critical 横河電機株式会社
Priority to JP7375778U priority Critical patent/JPS5840662Y2/ja
Publication of JPS54177259U publication Critical patent/JPS54177259U/ja
Application granted granted Critical
Publication of JPS5840662Y2 publication Critical patent/JPS5840662Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 本考案は、フライング・キャパシタ方式のアナログ入力
マルチプレクサの改良に関するものである。
アナログ入力マルチプレクサでは、1次、2次間の絶縁
性を比較的容易に高められるというところカラ、トラン
スファリレー接点を用いたフライング・キャパシタ方式
が一般に多く使用されている。
しかしながら、フライング・キャパシタ方式では、直流
的には高い絶縁性が得られるものの、多数のチャネルの
信号線に高周波のコモンモードノイズが重量されると、
これが浮遊容量を通して2次側に漏れてくることがある
この浮遊容量はリレー接点間の浮遊容量の他に、配線や
プリント板内のパターン等によっても形成されるもので
ある。
また、フライング・キャパシタ方式のアナログ入力マル
チプレクサにおいては、高周波のコモンモードノイズに
対する減衰量を向上させるために、リレー接点の2次側
にフィルタコンデンサを挿入することがある。
しかしながら、フライング・キャパシタ方式では、2つ
のリレー接点を使用しているために、このリレー接点の
応答時間の相異により接点のブリッジを生じてしまう可
能性がある。
リレー接点がブリッジを生じると、フライング・キャパ
シタおよびフィルタコンデンサを介して電流が流れ、コ
モンモードノイズがノルマルモードノイズに変換されて
大きな誤差を生じてしまうことになる。
本考案は、上記のような従来装置の欠点をなくし、リレ
ー接点の2次側に挿入したフィルタコンデンサがリレー
接点のブリッジ発生時にも悪影響を及ぼすことのないア
ナログ入力マルチプレクサを簡単は構成により実現する
ことを目的としたものである。
第1図は従来のアナログ入力マルチプレクサを示す構成
国である。
図において、c1〜coはフライング・キャパシタ、R
1□、R12〜Rol+Rn2はリレー接点、ES1〜
Es、は入力信号源、ec1〜ecnはコモンモードノ
イズである。
図に示す装置はnチャネルの入力信号を有するマルチプ
レクサを例示したもので、チャネルNo、1を選択して
いる状態を示している。
フライング・キャパシタ方式のアナログ入力マルチプレ
クサの動作を簡単に説明すると、各チャネルNo、l〜
No、nにおいてそのチャネルが選択されていない状態
では、リレー接点R1□、R12〜Rnl、Rn2は1
次側に接続されており、フライング・キャパシタC1〜
coには各チャネルの入力信号源ES1〜Esnに対応
した電圧が充電されている。
したがって、各リレー接点R1□、R□2〜Rnl、R
n2を順次2次側に接続することにより、nチャネルの
入力信号を順次走査して次段に伝達することができる。
なお、図において破線で示したコンテ゛ンサはリレー接
点R1□、R12〜Rnl、Rn2等における浮遊容量
を表わしたものである。
図示の如く、各チャネルNo、1〜No、nにそれぞれ
ec1〜eooなるコモンモードノイズが重畳された場
合、マルチプレクサの出力には浮遊容量を介してenな
る誤差電圧が誘起されることになるが、このように多数
のチャネルにコモンモードノイズが重畳されることはプ
ロセス制御システム等においてはよくあることであり、
しかも多くの場合にはノイズ周波数がほとんどのチャネ
ルにわたって同一で゛あるため、その影響はチャネル数
に比例して増大してしまう。
第2図はコモンモードノイズecがノルマルモードノイ
ズe。
に変換される様子を示したものである。
図において、ZOl、ZO2は入力信号線のラインイン
ピーダンスおよびマルチプレクサ内の浮遊容量を含めた
インピーダンス、Zl、Z2はリレー接点の2次側から
次段のアンプ等の入力に至るまでの信号線のインピーダ
ンス、Z3.Z4はマルチプレクサの2次側における対
アースインピーダンスである。
図に示す回路において、コモンモードノイズ電圧ecに
より誘起されるノルマルモードノイズ電圧enは次式の
如く表わされる。
より外部と絶縁されることを前提として設計が行なわれ
ているために、2次側の絶縁は充分ではなく、シかも信
号線インピーダンスZ1.Z2の平衡度も良くないのが
普通である。
このため、高周波のコモンモードノイズに対しては2次
側の絶縁も低下して誤差電圧enが大きくなってしまい
、熱電対入力などのように信号自身のレベルが小さい場
合には、誤差電圧enの影響が大きく現われてしまう。
第3図は従来のアナログ人力マルチプレクサであり、高
周波のコモンモードノイズに対する減衰量を向上させる
ために、信号線とアースとの間にフィルタコンデンサC
2を挿入したものである。
フィルタコンデンサCfは高周波に対するフィルタであ
るので容量の小さなものが使用され、信号線のインピー
ダンスが平衡している個所に挿入される。
また、フィルタコンデンサC2は容量が小さいのでフラ
イング・キャパシタCoに対する影響は無視することが
できる。
第3図aに示すように、浮遊容量を介してリレー接点R
O1,RO2の2次側に価達されたコモンモードノイズ
電流はフィルタコンデンサCfを介してアースされるの
で、マルチプレクサの出力にコモンモードノイズ電圧e
0の影響が現われることはない。
しかしながら、フライング・キャパシタCoの接続を切
り換えリレー接点Ro1゜RO2は、その動作時におけ
る接点の応答時間のバラツキのために、第3図すに示す
如きブリッジ状態を生じてしまうことがある。
図に示す例においては、リレー接点RO2の方が応答が
早く、リレー接点RO2がすでに2次側に切り換わって
いるにもかかわらず、リレー接点Ro1はまだ1次側に
接続されており、図のようなブリッジを生じている。
このようなブリッジを生じると、コモンモードノイズ電
流がフライング・キャパシタCoおよびフィルタコンデ
ンサCfを介してアースに流れ、フライング・キャパシ
タCoの端子電圧に変化を与えて、大きな誤差が生じて
しまう。
このようなブリッジはリレー接点を予めその応答時間別
に選別して使用することによりある程度は減らすことは
できるが、リレー接点の経年変化まで考慮すると、ブリ
ッジを完全になくすことは困難である。
第4図は本考案のアナログ人力マルチプレクサの一実施
例を示す構成国である。
図に示されるように、本考案のアナログ入力マルチプレ
クサはフィルタコンデンサCfとアースとの間にスイッ
チココで、Zol :ZO2,Z 1= Z 2. Z
3= Z 4であればノルマルモードノイズ電圧(誤
差電圧)eoは零となる。
すなわち、信号線のインピーダンスがアンプ等の入力端
まで完全に平衡していれば、ノルマルモードノイズ電圧
は発生しない。
しかしながら、実際に信号線のインピーダンスが平衡し
ている例は少なく、ノルマルモードノイズ電圧を零とす
ることは容易ではない。
また、ノイズ周波数が低い場合にはZOl、ZO2が極
めて大きいので、誤差電圧e。
は無視することができるが、周波数が高くなるにつれて
マルチプレクサにおける浮遊容量の影響が無視できなく
なり、ZOl、ZO2が小さくなってしまう。
この時、対アースインピーダンスZ3.Z4が他のイン
ピーダンスZO1,ZO2,Z1.Z2に比べて充分大
きければ誤差電圧e。
を小さくおさえることができるが、一般にマルチプレク
サの2次側ではリレー接点に素子Sを設けたもので、こ
のスイッチ素子Sの断続のタイミングを工夫することに
より、リレー接点のブリッジによる影響を受けないマル
チプレクサを実現したものである。
すなわち、スイッチ素子Sがオフの状態においては、リ
レー接点がブリッジを生じたとしてもフィルタコンデン
サCfを介してアースにコモンモードノイズ電流が流れ
てしまうことがなく、リレー接点のブリ、ツジがフライ
ング・キャパシタCoの端子電圧に変動を与えてしまう
ことがない。
第5図はスイッチ素子Sの断続のタイミングを示すタイ
ムチャートである。
第5図aは例えば2つのチャネルNo、1.No、2に
印加される選択信号を示すもので、この信号がオンの時
に各リレー接点が2次側に切り換えられ、そのチャネル
の入力信号がマルチプレクサを介して出力される。
図において、斜線を施した部分は選択信号に応じて駆動
されるリレー接点においてブリッジ発生のおそれのある
タイミングである。
したがって、スイッチ素子Sをこれらのタイミングを避
けてオンにするようにすれば、リレー接点のブリッジの
影響を受けることなく、コモンモードノイズを減少させ
ることができる。
第5図すにスイッチ素子Sの継続の状態を示すが、まず
チャネルNo、1が選択された場合において、スイッチ
素子SはチャネルNo、1のリレー接点が駆動された後
、ある一定時間経過後にオンとなる。
なお、この時の遅延時間はリレー接点がブリッジを生ず
るおそれのあるタイミングを基準にして、それより長く
定められている。
また、リレー接点が復帰する時にもブリッジを生ずる可
能性があるが、この時にはスイッチ素子Sは選択信号と
同時にオフとなり、ブリッジの影響を回避する。
次にチャネルNo、2に選択信号が印加された場合にも
前記と同様の動作を行ない、スイッチ素子Sは常にリレ
ー接点のブリッジ発生のタイミングを避けてオンとなる
このように、リレー接点の2次側に挿入されたフィルタ
コンデンサとアースとの間にスイッチ素子を設け、この
スイッチ素子をリレー接点におけるブリッジ発生のタイ
ミングを避けてオンにすることにより、リレー接点のブ
リッジの影響を受けることなく、コモンモードノイズを
減少させることができる。
以上説明したように本考案のアナログ入力マルチプレク
サでは、フライング・キャパシタの接続を切り換えるリ
レー接点の2次側にフィルタコンデンサを挿入したフラ
イング・キャパシタ方式のアナログ入力マルチプレクサ
において、フィルタコンデンサとアースとの間にスイッ
チ素子を設けるとともに、このスイッチ素子をリレー接
点においてブリッジ発生のおそれのあるタイミングを避
けてオンにするように構成しているので、リレー接点の
ブリッジの影響を受けることなく、コモンモードノイズ
を減少させることのできるアナログ人力マルチプレクサ
を簡単な構成により実現することができる。
【図面の簡単な説明】
第1図〜第3図は従来のアナログ人力マルチプレクサを
示す説明図、第4図および第5図は本考案のアナログ人
力マルチプレクサを示す説明図である。 ES1〜ESn・・・・・・入力信号源、ec1〜ec
n・・・・・・コモンモードノイズ、C1〜Co・・・
・・・フライング・キャパシタ、R11,R12〜Rn
l、 Rn2・・・・・−リレー接点、Ct”””フィ
ルタコンデンサ、S・・・・・・スイッチ素子。

Claims (1)

    【実用新案登録請求の範囲】
  1. フライング・キャパシタの接続をチャネル選択信号に応
    じて切り換えるリレー接点の2次側にフィルタコンデン
    サを挿入したフライング・キャパシタ方式のアナログ入
    力マルチプレクサにおいて、前記フィルタコンデンサと
    アースとの間にスイッチ素子を設けるとともに、このス
    イッチ素子を前記リレー接点においてブリッジ発生のお
    それのあるタイミングを避けてオンするようにしてなる
    アナログ人カマルチブレクサ。
JP7375778U 1978-05-31 1978-05-31 アナログ入力マルチプレクサ Expired JPS5840662Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7375778U JPS5840662Y2 (ja) 1978-05-31 1978-05-31 アナログ入力マルチプレクサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7375778U JPS5840662Y2 (ja) 1978-05-31 1978-05-31 アナログ入力マルチプレクサ

Publications (2)

Publication Number Publication Date
JPS54177259U JPS54177259U (ja) 1979-12-14
JPS5840662Y2 true JPS5840662Y2 (ja) 1983-09-13

Family

ID=28986657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7375778U Expired JPS5840662Y2 (ja) 1978-05-31 1978-05-31 アナログ入力マルチプレクサ

Country Status (1)

Country Link
JP (1) JPS5840662Y2 (ja)

Also Published As

Publication number Publication date
JPS54177259U (ja) 1979-12-14

Similar Documents

Publication Publication Date Title
US7042254B2 (en) Differential signal receiving device and differential signal transmission system
EP0582862B1 (en) Switched capacitor amplifier circuit
JPH0497608A (ja) 演算増幅回路
JPS5840662Y2 (ja) アナログ入力マルチプレクサ
US5644262A (en) Digitally controlled capacitive load
US5638020A (en) Switched capacitor differential circuits
US7184742B2 (en) High frequency device
US6853240B2 (en) Master clock input circuit
JP2021175148A (ja) 方向性結合器
JPS58215134A (ja) インバ−タ回路
US8120421B2 (en) Circuit structure free from test effect and testing method thereof
JPS61179610A (ja) スイツチトキヤパシタ回路
JPH02302999A (ja) サンプルホールド回路
JPH0290713A (ja) サーキュレータ
JPH0339947Y2 (ja)
JPS639146Y2 (ja)
JPH10173464A (ja) ステップアッテネータ
JP4239130B2 (ja) 電子ボリウム
JPH0224283Y2 (ja)
JPH0432813Y2 (ja)
JPH05167411A (ja) マイクロコンピュータ
JPS6042510Y2 (ja) 高周波減衰器
JPH042225A (ja) Fm受信機
JPH04271525A (ja) 自動平衡回路網
JPS5848838Y2 (ja) コウシユウハシンゴウキリカエヨウスイツチソウチ