JPS5839771A - 厚付け無電解メッキ方法 - Google Patents

厚付け無電解メッキ方法

Info

Publication number
JPS5839771A
JPS5839771A JP13697581A JP13697581A JPS5839771A JP S5839771 A JPS5839771 A JP S5839771A JP 13697581 A JP13697581 A JP 13697581A JP 13697581 A JP13697581 A JP 13697581A JP S5839771 A JPS5839771 A JP S5839771A
Authority
JP
Japan
Prior art keywords
resist
electroless plating
printed
copper foil
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13697581A
Other languages
English (en)
Inventor
Kazuo Oba
和夫 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAKAE KOGYOSHO KK
Original Assignee
SAKAE KOGYOSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAKAE KOGYOSHO KK filed Critical SAKAE KOGYOSHO KK
Priority to JP13697581A priority Critical patent/JPS5839771A/ja
Publication of JPS5839771A publication Critical patent/JPS5839771A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern

Landscapes

  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電子機器部品のプリント基板の製造に用いら
れる厚付は無電解メッキ方法の改良に関する。
従来の厚付は無電解メッキ方法は、通常以下の方法で行
なわれる。まず第1図に示す如き、ガラス樹脂、紙エポ
キシ、紙フェノール、グリーンエポキシ、セラミックス
、鉄、アルミニウムなどの基板1の片面(イ)又は両面
(ロ)に35μm程度の厚さの銅箔2を熱溶解して圧着
してなる銅箔付基板が用いられる。これに第2図に示す
如く、(以下便宜上第1図(イ)の場合について述べる
)所望回路に応じた多数の端子孔3をドリル又はプレス
であけ、パフ研磨をしてから、メッキの密着性を良くす
るため、例えばアルカリ液で表面および端子孔3内面を
洗滌し脱脂する。そして水洗後、さらにメッキの密着性
を良くするため、例えば25%過硫酸アンモニウムと1
%硫酸の混合液で銅箔2の表面全軽くソフトエツチング
する。水洗後、10%HCA液又は20%NaCt液に
20〜30秒浸し、表面および端子孔3の内面を活性化
し、これを、無電解メッキをつけるための触媒としての
塩化パラジウムと塩化スズの混合液に5〜6分間振動さ
せながら浸漬する。ついで水洗後、銅箔2の表面や端子
孔3内の過剰な触媒全アクセレータ(5%ホウ弗化水素
酸又は10%HC7あるいはこれらの混合液)によシ除
去する。
そして水洗後、無電解メッキ法により第3図に示すよう
に銅箔2表面および端子孔3内面に25〜30μ程度の
銅又はニッケルの厚付メッキ4を施す。
水洗後、第4図に示すように、厚付メッキ40表面に回
路に相当するパターン5全印刷し、乾燥機にかけて焼付
ける。
そして、第5図に示すように、エツチングによりパター
ン5以外の表面の厚付メッキ4および銅箔2を除去する
。このときのエツチング液は例えば塩化第2鉄液又は塩
化第2銅液を用いるO ついで、水洗後、パターン5を溶剤(例えばトリ、クレ
ン)またはアルカリ液(3〜5%Na1l )で除去し
、水洗後、端子孔3の周囲を残して永久レジストや文字
印刷を行なう。
そして、工程によっては半田処理を行なってから、外形
加工を行ない製品としている。
以上の従来法は、銅箔付基板の表面に全面的に無電解メ
ッキ全施してから、パターン部以外の厚付メッキ層全除
去するので、高価な無電解メッキ材料を無駄に消費する
。又、第6図に示すように網部分の厚さが厚くなるため
過剰エツチングにより銅箔2および厚付メッキ4の側面
がえぐられるようにエツチングされ易い。そのために、
細かいパターンはパターン切れ奮起して信頼性に欠ける
欠点がある。
一方為無電解メツキをつけるための触媒全直接基板に混
入しておいて、これに直接無電解メッキ全施す方法も行
なわれているが、この方法は端子孔入口周囲のラウンド
部をメッキで形成するため、鋼箔付基板の場合に比較し
て該ラウンド部が剥れ易く、又電気抵抗が低下する問題
点がある。
本発明は以上の点に鑑みなされたもので、信頼性の高い
回路を生産性良く製造すること全目的としてなされたも
のである。
すなわち、本発明は、少くとも一面に銅箔をつけた基板
に端子孔をあけ、これに無電解メッキを施す方法におい
て、無電解メッキに先立ってパターン印刷を施し、エツ
チングによりパターン部以外の銅箔を除去し、ついで端
子孔並びにその周囲のラウンド部を残して永久レジスト
印刷を行ない、さらに触媒付着防止用レジスト印刷を行
なってから、触媒を付着させ、触媒付着防止用レジスト
ヲ剥離して、無電解メッキを施すことを特徴とする厚付
は無電解メッキ方法である。
これを図面によって詳細に説明すると、第7図に示すよ
うに、銅箔2付基板1に所望回路に応じた多数の端子孔
3をあけてパフ研磨するまでは前記従来法と同じである
が、つぎにこれにパターン5全印刷し、乾燥する。つい
でエツチングにより、上記パターン5およびラウンド部
以外の銅箔2を除去する。このときのエツチングも例え
ば塩化第2鉄又は塩化第2銅溶液を用いる。
水洗後、パターン5を例えば3〜5%NaOH溶液で取
除き、水洗して、第8図に示すように端子孔3の周囲の
ラウンド部7を残して永久レジスト6を印刷し、熱風乾
燥してから必要に応じて文字印刷を行なう。
ついで、第9図に示すように上記永久レジスト6の上に
触媒付着防止用レジスト8を印刷し、乾燥、脱脂、水洗
後ソフトエツチングして、端子孔3およびラウンド部7
の銅箔2に対するメッキの密着性を良くする。そして、
従来通り水洗、塩酸又は食塩溶液による活性化をしてか
ら触媒をつけ、触媒付着防止用レジスト8を剥離し、さ
らに過剰な触媒をアク七V−夕により除去して、第10
図に示すように前記端子孔3およびラウンド部7に無電
解銅又はニッケルを厚付はメッキ4する。
工程によっては、従来と同様に半田レベラー処理および
製品加工を行なって製品とする。
本発明は以上のとおりであって、高価な無電解銅又はニ
ッケルは必要最小限のところに付着させるだけであって
、従来のように基板全体に付着させてから不必要部分を
除去する必要がなく、工程が簡略化できるとともに経済
的であり、又、銅箔付基板を用いたため、端子孔のラウ
ンド部は基板に熱溶解圧着しである銅箔の上にメッキを
付着させることとなるから、従来の触媒人9基板を用い
て、ラウンド部を直接メッキにより形成したものと比べ
てメッキの付着が強固となり、ラウンド部における剥離
の問題点が解消するばかりでなく、電気抵抗値が高く信
頼性が増す。
さらに、過剰エツチングによりサイドエッチが生じない
ため基板としての信頼性が向上し、細かい回路でも製作
可能となる。
【図面の簡単な説明】
第1図(イ)(ロ)ないし第6図は従来法の工程順の説
明図で、第7図ないし第10図は本発明実施例の工程順
の説明図である。 1・・・基 板  2・・・銅 箔  3・・・端子孔
4・・厚付メッキ   5・・・パターン6・・・永久
レジスト  7・・・ラウンド部8・・・触媒付着防止
用レジスト 特許出願人 株入会社栄工業所 代理人弁理士   小 松 秀 岳

Claims (1)

    【特許請求の範囲】
  1. 1、少くとも一面に銅箔をつけた基板に端子孔をあけ、
    これに無電解メッキを施す方法においてZ無電解メッキ
    に先立ってパターン印刷を施し、エツチングによりパタ
    ーン部以外の銅箔を除去し、ついで端子孔釜9びにその
    周囲のラウンド部を残して永久レジスト印刷を行ない、
    さらに触媒付着防止用レジスト印刷を行なってから、触
    媒を付着させ、触媒付着防止用レジス)f剥離して、無
    電解メッキを施すこと’に%徴とする厚付は無電落人ツ
    キ方法。
JP13697581A 1981-09-02 1981-09-02 厚付け無電解メッキ方法 Pending JPS5839771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13697581A JPS5839771A (ja) 1981-09-02 1981-09-02 厚付け無電解メッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13697581A JPS5839771A (ja) 1981-09-02 1981-09-02 厚付け無電解メッキ方法

Publications (1)

Publication Number Publication Date
JPS5839771A true JPS5839771A (ja) 1983-03-08

Family

ID=15187837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13697581A Pending JPS5839771A (ja) 1981-09-02 1981-09-02 厚付け無電解メッキ方法

Country Status (1)

Country Link
JP (1) JPS5839771A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341097A (ja) * 1986-08-07 1988-02-22 セイコーインスツルメンツ株式会社 配線パタ−ンのめつき方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341097A (ja) * 1986-08-07 1988-02-22 セイコーインスツルメンツ株式会社 配線パタ−ンのめつき方法

Similar Documents

Publication Publication Date Title
US4024631A (en) Printed circuit board plating process
US5235139A (en) Method for fabricating printed circuits
US4217182A (en) Semi-additive process of manufacturing a printed circuit
US3666549A (en) Method of making additive printed circuit boards and product thereof
US4444619A (en) Method of producing printed circuits
CN107567196B (zh) 顶层镍钯金底层硬金板制作方法
JP2796270B2 (ja) 導電性インクを使用した半導体パッケージ基板の製造方法
JPS59215790A (ja) 印刷回路板の製造法
JP2001110940A (ja) 半導体パッケージ用基板とその製造法
USRE28042E (en) Method of making additive printed circuit boards and product thereof
JPS5839771A (ja) 厚付け無電解メッキ方法
JPS6347382A (ja) 窒化アルミセラミック配線基板の製法
GB1337338A (en) Process for making printed circuit boards and products obtained by said process
JPS5850799A (ja) パネル電気メッキ方法
EP0090900B1 (en) Process of manufacturing printed wiring boards and printed wiring boards manufactured by the same
JPS6345887A (ja) プリント配線板の製造方法
JPH03201592A (ja) プリント配線板の製造法
SU558431A1 (ru) Способ изготовлени двухсторонних печатных плат
JPS6031116B2 (ja) 電気配線回路基板およびその製造方法
JPS61163693A (ja) プリント配線板の製造方法
JPS5892293A (ja) 回路板およびその製造方法
JPS592400B2 (ja) プリント板の製造方法
JP2849163B2 (ja) 電子回路基板の製造方法
JPH06132636A (ja) 印刷配線基板の製造方法
JPS59188997A (ja) ワイヤボンデイング用プリント配線基板の製造方法