JPS5839056A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5839056A JPS5839056A JP13721681A JP13721681A JPS5839056A JP S5839056 A JPS5839056 A JP S5839056A JP 13721681 A JP13721681 A JP 13721681A JP 13721681 A JP13721681 A JP 13721681A JP S5839056 A JPS5839056 A JP S5839056A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- layer
- type
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000010405 reoxidation reaction Methods 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は逆耐電圧の向上等を目的として形成されるガー
ドリング（グラフトベース）１に持つ半導体装置の製造
方法に関するものである。
ドリング（グラフトベース）１に持つ半導体装置の製造
方法に関するものである。
第１図に示すように、Ｎ（？）ｆｆｉ不純物拡散碩域ｔ
ｌ） （以下単に夏（Ｐ）層という）と、ｙｐ（Ｍ）型
不純物拡散績域（２）（以下単にｐ（ｗ）層という）の
闇のＰＭ接合（ｓ）の周縁Ｓｔ−囲絖するように、ガー
ドリング（グラフトベース）として％Ｐ（）Ｉ）層から
延びより深い位置に通するＰ（Ｍ）鳳不純物績域（４）
を形成した半導体装置（ｉ）が６Ａ・なシこれはダイオ
ードの例であって、１６）は８ｉＪ よりなる絶縁膜
、（７）は裏面電極層、 （１）ｔ！表面電礪層である
。このガードリング（４）を持つ半導体装置１６＋の特
徴は素子の逆耐電圧が ”大きくなっていることである
。すなわち１例えば第２図に示すようにガードリングな
しの半導体装置悸）に逆方向電圧を加えた場合ｔ、ｇ／
図に示すガードリングつきの半導体装置の場合に比べて
考えて奉る・ガードリングなしの半導体装置（１）の場
合、ＰＭ接合（３）の隅＠ （ｓｒが曲面となっている
ため、この部分に電界が集中し逆耐電王會決定している
・すなわち、ＣＣからＭ（Ｐ〕層（１１に対して広がる
電界の電位傾度が最も大きい・これに対してガードリン
グ（４）つきの半導体装１１１ｆ １ｍ）の場合、この
部分１３）′がＲの大きいガードリング（４）で覆われ
ているため、Ｍ（Ｐ）層１１１に対して広がる電界が緩
ｆかな分布金示し％電位置にはガードリングなしの場合
に比べてかなり小さくなる。従って逆耐圧はＰＭ接合（
３）の平、ｍｓによって１１足され局くすることができ
る。
ｌ） （以下単に夏（Ｐ）層という）と、ｙｐ（Ｍ）型
不純物拡散績域（２）（以下単にｐ（ｗ）層という）の
闇のＰＭ接合（ｓ）の周縁Ｓｔ−囲絖するように、ガー
ドリング（グラフトベース）として％Ｐ（）Ｉ）層から
延びより深い位置に通するＰ（Ｍ）鳳不純物績域（４）
を形成した半導体装置（ｉ）が６Ａ・なシこれはダイオ
ードの例であって、１６）は８ｉＪ よりなる絶縁膜
、（７）は裏面電極層、 （１）ｔ！表面電礪層である
。このガードリング（４）を持つ半導体装置１６＋の特
徴は素子の逆耐電圧が ”大きくなっていることである
。すなわち１例えば第２図に示すようにガードリングな
しの半導体装置悸）に逆方向電圧を加えた場合ｔ、ｇ／
図に示すガードリングつきの半導体装置の場合に比べて
考えて奉る・ガードリングなしの半導体装置（１）の場
合、ＰＭ接合（３）の隅＠ （ｓｒが曲面となっている
ため、この部分に電界が集中し逆耐電王會決定している
・すなわち、ＣＣからＭ（Ｐ〕層（１１に対して広がる
電界の電位傾度が最も大きい・これに対してガードリン
グ（４）つきの半導体装１１１ｆ １ｍ）の場合、この
部分１３）′がＲの大きいガードリング（４）で覆われ
ているため、Ｍ（Ｐ）層１１１に対して広がる電界が緩
ｆかな分布金示し％電位置にはガードリングなしの場合
に比べてかなり小さくなる。従って逆耐圧はＰＭ接合（
３）の平、ｍｓによって１１足され局くすることができ
る。
次にこのガードリング付きの半導体装置の従来の製造例
をダイオードの場合について説明する。
をダイオードの場合について説明する。
まずＮ（Ｐ）層（１）である半導体基板を酸化性＃囲気
中に置き、第３図に示すように七σ）表面に８１０２
よりなる酸化［１ｉ １８１ ｋ形成する。次に７オ
トエツチング法によりガードリングを形成すべき部分〔
例えばり角の枠形状）の酸化１ｄ ｆ６１ を除去し、
第グ図に示すように窓明けする。これを拡散炉内に入７
′ＬＰ型不純物の拡散を行なう。
中に置き、第３図に示すように七σ）表面に８１０２
よりなる酸化［１ｉ １８１ ｋ形成する。次に７オ
トエツチング法によりガードリングを形成すべき部分〔
例えばり角の枠形状）の酸化１ｄ ｆ６１ を除去し、
第グ図に示すように窓明けする。これを拡散炉内に入７
′ＬＰ型不純物の拡散を行なう。
すると、第４図に示すようにＭ（Ｐ ）層（１）には、
ガードリング（４）が拡散・形成されると共に。
ガードリング（４）が拡散・形成されると共に。
その全面に酸化膜が形成される。勿論、この瞳光に窓明
けされていた部分上にも酸化膜が形成されるが５ＩＩｒ
たに形成される酸化膜の厚みは全面略均−であるためＭ
（Ｐ）１口）上に形成さｎた酸化膜（６）の厚みは先に
窓明けされていた部分が薄くなり、仁こに段状の溝８
ｆｉｔ）が形成される・次ＶｃＰ（Ｍ）ｌｉｔり形成の
選択拡散のために。
けされていた部分上にも酸化膜が形成されるが５ＩＩｒ
たに形成される酸化膜の厚みは全面略均−であるためＭ
（Ｐ）１口）上に形成さｎた酸化膜（６）の厚みは先に
窓明けされていた部分が薄くなり、仁こに段状の溝８
ｆｉｔ）が形成される・次ＶｃＰ（Ｍ）ｌｉｔり形成の
選択拡散のために。
フォトレジストの被着及び露光等を行って、ガードリン
グ（４）の＠ｔ−４２分割する中心位置より外側の酸化
膜（ｓ）上にｄｉ！ｊ図に示すようにフォトレジスト層
−を被着・形成する・そして、この状態で酸化膜（６）
のエツチングによる除去全行う、而して、このエツチン
グは中央の厚い酸化Ｍ（−）が完全に除去されるだけの
時間をかける必要があるが、前述の如く薄層酸化膜が形
成されている溝部（６１の内側の半分も露出している為
・この４い酸化膜は早く除去されてしまい・この部分か
ら外方（横方）に向けてエツチングが進行して一１１７
図に示すように酸化＠ Ｔｌ１）が所定位置（砿ＩＩ）
より横方向に食い込んだ位置Ｃ実線）まで除＊される關
ゆるオーバーエツチング現象が起きることがあり九−こ
の酸化膜（＠）の選択除去の後、フォトレジストＭＡｔ
ｔａｌ除去して、２厘不純物の選択−拡散を行なうので
あるが、第２＃ＩＪに示した位置まで、エツチングが進
行していると、ＰｆＩｉ不純物の拡散を行った場合、Ｐ
（Ｎ）層（幻の形成寸法等が設定値より変化し、所期の
特性が得られなくなり、また甚しい場合には第１図に示
すようにＰ（Ｍ）層（りがガードリング（４）を突き抜
けて、その外側にまで形成されてしまい、ガードリング
の効果が矢なわれる・そこで、本発明は上記従来の欠点
ＫＩ＆み、こｆＬを改良したもので、ガードリング形成
のために行なう不純物拡散工種の後にする不純物拡散の
す法Ｉ’１１度を確実ならしめる方法を提供す本。
グ（４）の＠ｔ−４２分割する中心位置より外側の酸化
膜（ｓ）上にｄｉ！ｊ図に示すようにフォトレジスト層
−を被着・形成する・そして、この状態で酸化膜（６）
のエツチングによる除去全行う、而して、このエツチン
グは中央の厚い酸化Ｍ（−）が完全に除去されるだけの
時間をかける必要があるが、前述の如く薄層酸化膜が形
成されている溝部（６１の内側の半分も露出している為
・この４い酸化膜は早く除去されてしまい・この部分か
ら外方（横方）に向けてエツチングが進行して一１１７
図に示すように酸化＠ Ｔｌ１）が所定位置（砿ＩＩ）
より横方向に食い込んだ位置Ｃ実線）まで除＊される關
ゆるオーバーエツチング現象が起きることがあり九−こ
の酸化膜（＠）の選択除去の後、フォトレジストＭＡｔ
ｔａｌ除去して、２厘不純物の選択−拡散を行なうので
あるが、第２＃ＩＪに示した位置まで、エツチングが進
行していると、ＰｆＩｉ不純物の拡散を行った場合、Ｐ
（Ｎ）層（幻の形成寸法等が設定値より変化し、所期の
特性が得られなくなり、また甚しい場合には第１図に示
すようにＰ（Ｍ）層（りがガードリング（４）を突き抜
けて、その外側にまで形成されてしまい、ガードリング
の効果が矢なわれる・そこで、本発明は上記従来の欠点
ＫＩ＆み、こｆＬを改良したもので、ガードリング形成
のために行なう不純物拡散工種の後にする不純物拡散の
す法Ｉ’１１度を確実ならしめる方法を提供す本。
以下本発明ｔ−英施例についてａ明する。
すなわち１本考案はＩＮ−ｊ図に示すガードリング形成
のための選択拡散が終っ九状態のＭ（Ｐ）層（１１に対
して、厚い酸化膜（６）及び溝部（６ｒの薄い酸化膜の
全てをエツチングにより１ｇ／！Ｉり図のように″除去
し、更にこの平坦化さｔしたＩ（Ｐ）Ｍ Ｉｌｌよりな
る半導体基板を欧化雰囲気中心こ置くことにより、ｇｉ
ｏ図に示すように均一な厚さの酸化膜＋１１１−ｉ形成
させて、次のＰ（Ｍ）層の選択拡散工程に移行させるの
であるーこの本発明方法の工ｓｔ経九後に、第１／因に
示すようにＰ（Ｍ）層の選択拡散を行うためにガードリ
ング（４）の幅ｔＪ分割する位置より外方にフォトレジ
スト層１に！ｌｔ選択的に形成する・そして−この状態
の半導体基板に対して酸化膜（１１）のエツチングを行
なうと、＠化膜（１１１の厚みは均一なため。
のための選択拡散が終っ九状態のＭ（Ｐ）層（１１に対
して、厚い酸化膜（６）及び溝部（６ｒの薄い酸化膜の
全てをエツチングにより１ｇ／！Ｉり図のように″除去
し、更にこの平坦化さｔしたＩ（Ｐ）Ｍ Ｉｌｌよりな
る半導体基板を欧化雰囲気中心こ置くことにより、ｇｉ
ｏ図に示すように均一な厚さの酸化膜＋１１１−ｉ形成
させて、次のＰ（Ｍ）層の選択拡散工程に移行させるの
であるーこの本発明方法の工ｓｔ経九後に、第１／因に
示すようにＰ（Ｍ）層の選択拡散を行うためにガードリ
ング（４）の幅ｔＪ分割する位置より外方にフォトレジ
スト層１に！ｌｔ選択的に形成する・そして−この状態
の半導体基板に対して酸化膜（１１）のエツチングを行
なうと、＠化膜（１１１の厚みは均一なため。
従来の欠点であったオーバーエツチングが生じることな
くＳ ！／コ因に示すようにフオトレジス、）［ｌα爲
で覆われなかった部分の酸化膜のみが除去さ几る・次に
フォトレジスト履ａ！１’５ｇ除去した後、Ｐ（Ｍ）ｆ
ｉ不義物の拡散を行えば９ｉ１ｉ／Ｊ図舅纏で示すよう
に設計寸法通りの位置に・Ｐ（）Ｉ）層（り及びガード
リング（４）が形成さｎる・この後周知の手段により、
ｐ（ｒ）、ａ層（２）上に新九−形成されている酸化Ｂ
ｇｎｔｒ＠除去し、裏面電極（１）及び１１１面電極（
８）を被着形成して、第１因に示す如き半導体装置（１
３ｔ−得ることができる。
くＳ ！／コ因に示すようにフオトレジス、）［ｌα爲
で覆われなかった部分の酸化膜のみが除去さ几る・次に
フォトレジスト履ａ！１’５ｇ除去した後、Ｐ（Ｍ）ｆ
ｉ不義物の拡散を行えば９ｉ１ｉ／Ｊ図舅纏で示すよう
に設計寸法通りの位置に・Ｐ（）Ｉ）層（り及びガード
リング（４）が形成さｎる・この後周知の手段により、
ｐ（ｒ）、ａ層（２）上に新九−形成されている酸化Ｂ
ｇｎｔｒ＠除去し、裏面電極（１）及び１１１面電極（
８）を被着形成して、第１因に示す如き半導体装置（１
３ｔ−得ることができる。
なお、上記実施例ではダイオードを例に挙げて説明した
が、木発＃ｉはガイドリングを周縁に彫成し九Ｉ’）ｒ
ＭＩ！合金持つ半導体装置の全て（例えばプレーナ型ト
ランジスタ）に対して実施できるのは勿論である。
が、木発＃ｉはガイドリングを周縁に彫成し九Ｉ’）ｒ
ＭＩ！合金持つ半導体装置の全て（例えばプレーナ型ト
ランジスタ）に対して実施できるのは勿論である。
以上説明したように本発明によれば、ガードリングの拡
散形成後に行なわれるＰＭ接合形成の比めの拡散時のフ
ォトエツチングが設計寸法通りに正確にできるようにな
り、一定した特性の半導体装置の製造ができ、その歩留
り向上を図ることかでさる。
散形成後に行なわれるＰＭ接合形成の比めの拡散時のフ
ォトエツチングが設計寸法通りに正確にできるようにな
り、一定した特性の半導体装置の製造ができ、その歩留
り向上を図ることかでさる。
＠／図はガードリングを持つ半導体装置の一例を示す儒
断面図、第コ図はガードリングを持たない半導体装置の
一例を示す働断面因１％Ｊ図乃至第１図はそれの従来の
製造方法の各工程を順に説明する側断面図、第り図乃至
第１Ｊ図は本発明の製造方法の各工程を順に説明する側
断面図である。 ｉｌｌ・・Ｎ（Ｐ）ｆｆｉ不純物領域、（幻・・Ｐ（Ｍ
）鳳不純物領域、（３）・・ｐＨ接合、（４）・φガー
ドリング、（６）・・半導体＊ｔ！１％ｆｌｉｔ・・賦
化膜。 Ｈ・・７オトレジスト層。 １１８図 ｊ 第９図 第１０りＩ ｔ ９ 第１Ｉ＠
断面図、第コ図はガードリングを持たない半導体装置の
一例を示す働断面因１％Ｊ図乃至第１図はそれの従来の
製造方法の各工程を順に説明する側断面図、第り図乃至
第１Ｊ図は本発明の製造方法の各工程を順に説明する側
断面図である。 ｉｌｌ・・Ｎ（Ｐ）ｆｆｉ不純物領域、（幻・・Ｐ（Ｍ
）鳳不純物領域、（３）・・ｐＨ接合、（４）・φガー
ドリング、（６）・・半導体＊ｔ！１％ｆｌｉｔ・・賦
化膜。 Ｈ・・７オトレジスト層。 １１８図 ｊ 第９図 第１０りＩ ｔ ９ 第１Ｉ＠
Claims (1)
- ＋１）ＰＭ接合形弐の為の不純物拡散□工程の前に、Ｐ
Ｍ接合の周縁１１ｋｔ−囲続するガードリング傾城を予
め拡散形成するようにした半導体装置の製造方法におい
て、ガードリング傾城の拡散形成後に、ガードリング形
１ｊ５１．Ｉｉｊ側の酸化層を完全に除去し、再酸化に
より全面均一な酸化層を形成して１次のＰＭ接合形成工
柵に移行させることｔ−特徴とする半導体装置の製造方
法口
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13721681A JPS5839056A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13721681A JPS5839056A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839056A true JPS5839056A (ja) | 1983-03-07 |
Family
ID=15193496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13721681A Pending JPS5839056A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381970A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体装置の製造方法 |
| US6975013B2 (en) | 1997-06-02 | 2005-12-13 | Fuji Electric Co., Ltd. | Diode and method for manufacturing the same |
-
1981
- 1981-08-31 JP JP13721681A patent/JPS5839056A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381970A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体装置の製造方法 |
| US6975013B2 (en) | 1997-06-02 | 2005-12-13 | Fuji Electric Co., Ltd. | Diode and method for manufacturing the same |
| US7112865B2 (en) | 1997-06-02 | 2006-09-26 | Fuji Electric Holdings Co., Ltd. | Diode and method for manufacturing the same |
| US7187054B2 (en) | 1997-06-02 | 2007-03-06 | Fuji Electric Holdings Co., Ltd. | Diode and method for manufacturing the same |
| US7276771B2 (en) | 1997-06-02 | 2007-10-02 | Fuji Electric Co., Ltd. | Diode and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6145396B2 (ja) | ||
| US3722079A (en) | Process for forming buried layers to reduce collector resistance in top contact transistors | |
| US3351825A (en) | Semiconductor device having an anodized protective film thereon and method of manufacturing same | |
| JPS5839056A (ja) | 半導体装置の製造方法 | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS6222463B2 (ja) | ||
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPS588127B2 (ja) | シユウセキカイロ オヨビ ソノセイサク ノ タメノ マスキングホウホウ | |
| JPS6228587B2 (ja) | ||
| JPS5984436A (ja) | 半導体装置の製造方法 | |
| JPS63221668A (ja) | シヨツトキ・バリア・ダイオ−ドおよびその製造方法 | |
| JPS6211514B2 (ja) | ||
| JPH0126184B2 (ja) | ||
| JPS6022508B2 (ja) | 半導体装置の製造方法 | |
| JPH04206732A (ja) | 薄膜トランジスタ | |
| JPS6214466A (ja) | 半導体装置の製造方法 | |
| JPH01105578A (ja) | 半導体装置の製造方法 | |
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPS5810864A (ja) | 半導体装置の製造方法 | |
| JPS5933270B2 (ja) | 半導体装置の製造方法 | |
| JPS5994437A (ja) | 半導体装置 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPS61280670A (ja) | 半導体装置の製造方法 | |
| JPS5951152B2 (ja) | 半導体装置の製造方法 |