JPS5839035A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5839035A JPS5839035A JP13810481A JP13810481A JPS5839035A JP S5839035 A JPS5839035 A JP S5839035A JP 13810481 A JP13810481 A JP 13810481A JP 13810481 A JP13810481 A JP 13810481A JP S5839035 A JPS5839035 A JP S5839035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- regions
- channel
- polycrystalline silicon
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、寄生ＭＯ８によシ素子間に発生するチャネル
を防止する構造に関する。
を防止する構造に関する。
従来の寄生ＭＯ８によｐ発生するチャネル（以降１チヤ
ネル”と呼ぶ）を防止した構造に第１図のような屯のが
ある。Ｎ形基板１にＰ形拡散領域２．２′がある場合、
Ｎ形半導体基板１中でＰ形拡散領域２．２′間にＮ形高
鎖度領域３を形成し酸化膜４上に金属配置１５を形成し
ていた。
ネル”と呼ぶ）を防止した構造に第１図のような屯のが
ある。Ｎ形基板１にＰ形拡散領域２．２′がある場合、
Ｎ形半導体基板１中でＰ形拡散領域２．２′間にＮ形高
鎖度領域３を形成し酸化膜４上に金属配置１５を形成し
ていた。
金属配置１５が０電位もしくは負電位で、Ｎ形半導体基
板１が高い正電位の場合、Ｎ形半導体基板１と酸化Ｍ４
の界［Ａ 、 Ｂ領域にチャネルが発生する・Ｎ形高濃
度領域３がない場合には、チャネルがつなが６ｐ形拡散
領域２，２′関に漏洩電流が生じるという不具合が起き
る。このチャネルのつながシを防ぐのがＮ形高濃度領域
３である（以降１チヤネルスト、パー“と呼ぶ）。しか
し、当然のこと橙から、このＮ形高ＩＮ度領域３はＰ型
拡散領域２，２′と重ならないように拡散で形成してい
るのでこのようなチャネルストッパーの形成ではチップ
サイズが大きくなるという欠点を有し、特に高耐圧のも
のはチップサイズが非常に大きくなってしまう。
板１が高い正電位の場合、Ｎ形半導体基板１と酸化Ｍ４
の界［Ａ 、 Ｂ領域にチャネルが発生する・Ｎ形高濃
度領域３がない場合には、チャネルがつなが６ｐ形拡散
領域２，２′関に漏洩電流が生じるという不具合が起き
る。このチャネルのつながシを防ぐのがＮ形高濃度領域
３である（以降１チヤネルスト、パー“と呼ぶ）。しか
し、当然のこと橙から、このＮ形高ＩＮ度領域３はＰ型
拡散領域２，２′と重ならないように拡散で形成してい
るのでこのようなチャネルストッパーの形成ではチップ
サイズが大きくなるという欠点を有し、特に高耐圧のも
のはチップサイズが非常に大きくなってしまう。
本発明の目的は以上の欠点をなくシ、チャネルストッパ
ーによるベレットサイズの増大を除去し、従来に比ベチ
ップサイズを大１ｉＫ縮小できる半導体集積回路装置の
構造を提供するものである。
ーによるベレットサイズの増大を除去し、従来に比ベチ
ップサイズを大１ｉＫ縮小できる半導体集積回路装置の
構造を提供するものである。
本発明によれば、−導電形の半導体基板と、この半導体
基板に形成した他の導電型の複数の領域と、半導体基板
上に絶縁層を介して前述の複数の領域間上に形成した多
結晶牛導体層と、多結晶牛導体層を半導体基板に電気的
に接続する手段とを含む半導体集積回路装置を得る。
基板に形成した他の導電型の複数の領域と、半導体基板
上に絶縁層を介して前述の複数の領域間上に形成した多
結晶牛導体層と、多結晶牛導体層を半導体基板に電気的
に接続する手段とを含む半導体集積回路装置を得る。
以下、図面を用いて本発明をよシ詳細に説明する。
本発明の一実施例による構造の断面図をＭ２図に示し、
また平面図を第３図に示す。Ｎ形半導体基板１１にＰ形
拡散領域１２ 、１２’を形成する。
また平面図を第３図に示す。Ｎ形半導体基板１１にＰ形
拡散領域１２ 、１２’を形成する。
その彼酸化膜１４を０．５〜１μ程度形成し、Ｐ形拡散
領［１２，１２’以外の酸化ＪＩ１１４の一部を選択的
にエツチングを行い開孔部１８を設ける。さらに多結晶
シリコンを約０．５μ形成し、多結晶シリコンを選択的
にエツチングを行い、Ｐ形拡散領域１２，１２’間等の
チャネルの形成が有害な部分の半導体基板ｌｌ上に多結
晶シリコン層１６を形成する。多結晶シリコン層１６は
Ｐ形拡散領域１２゜１２′を含むＭＯ８電界効果トラン
ジスタを形成する部分以外は全てに形成することが望ま
しい。ここでＮ形半導体基板１１と多結晶シリコン層１
６は、開孔部１８において、電気的に接続されている。
領［１２，１２’以外の酸化ＪＩ１１４の一部を選択的
にエツチングを行い開孔部１８を設ける。さらに多結晶
シリコンを約０．５μ形成し、多結晶シリコンを選択的
にエツチングを行い、Ｐ形拡散領域１２，１２’間等の
チャネルの形成が有害な部分の半導体基板ｌｌ上に多結
晶シリコン層１６を形成する。多結晶シリコン層１６は
Ｐ形拡散領域１２゜１２′を含むＭＯ８電界効果トラン
ジスタを形成する部分以外は全てに形成することが望ま
しい。ここでＮ形半導体基板１１と多結晶シリコン層１
６は、開孔部１８において、電気的に接続されている。
多結晶シリコン層１６の上に酸化膜１７を０．５〜１μ
程度形成し、その上に金属配線１５を１μ〜２μ程度の
厚さで形成する。
程度形成し、その上に金属配線１５を１μ〜２μ程度の
厚さで形成する。
このような構造によれば、金属配線１５の下の多結晶シ
リコン層１６および金属配＋１！１５の下のＮ形半導体
基板１１には空乏層が拡がるが、多結晶シリコン層１６
はＮ形半導体基板１１と同電位に保たれているため、金
属配置！１５と、多結晶シリコン層１６が同時に存在す
る箇所等多結晶シリコン層１６が存在する部分の下のＮ
形半導体基板１１と酸化ＥＩ１１４の界面Ｃには反転層
が形成されない。このため、Ｐ形拡散領域１２ 、１２
’の間にはＰ形拡散領域１２と１２′を電気的に接続す
るチャネルが半導体基板１１表面にできずリーク電流は
発生しない。
リコン層１６および金属配＋１！１５の下のＮ形半導体
基板１１には空乏層が拡がるが、多結晶シリコン層１６
はＮ形半導体基板１１と同電位に保たれているため、金
属配置！１５と、多結晶シリコン層１６が同時に存在す
る箇所等多結晶シリコン層１６が存在する部分の下のＮ
形半導体基板１１と酸化ＥＩ１１４の界面Ｃには反転層
が形成されない。このため、Ｐ形拡散領域１２ 、１２
’の間にはＰ形拡散領域１２と１２′を電気的に接続す
るチャネルが半導体基板１１表面にできずリーク電流は
発生しない。
また、チャネル形成防止のために新らたな拡散領域を用
いていないので、半導体集積回路の占有表面積を大きく
することはない。すなわち、本発明によれば、従来構造
ではチャネルストッパーとしてのＮ形拡散領域３の形成
はその横波がシや目合せマージン等を考慮する必要があ
シ、このためＰ形拡散領域２，２′間の距離をＮ形拡散
領域３のために広くせざるを得なかったが、チャネルス
トッパーとしての多結晶シリコン層１６を酸化膜１４の
上に形成するのみで良いため、Ｐ形拡散領域１２゜１２
′間の距離は、これらの領域１２ 、１２’の横波がシ
、目合せマージン等のみを考慮して決めれば良い。その
ため、従来の構造に比ベチップサイズを大幅に縮小する
ことが可能となる。また、多結晶シリコン層１６はゲー
ト電極や抵抗素子や配線等としても用いることが多く、
これらは同時に形成できるため、工程を増加することも
ない。
いていないので、半導体集積回路の占有表面積を大きく
することはない。すなわち、本発明によれば、従来構造
ではチャネルストッパーとしてのＮ形拡散領域３の形成
はその横波がシや目合せマージン等を考慮する必要があ
シ、このためＰ形拡散領域２，２′間の距離をＮ形拡散
領域３のために広くせざるを得なかったが、チャネルス
トッパーとしての多結晶シリコン層１６を酸化膜１４の
上に形成するのみで良いため、Ｐ形拡散領域１２゜１２
′間の距離は、これらの領域１２ 、１２’の横波がシ
、目合せマージン等のみを考慮して決めれば良い。その
ため、従来の構造に比ベチップサイズを大幅に縮小する
ことが可能となる。また、多結晶シリコン層１６はゲー
ト電極や抵抗素子や配線等としても用いることが多く、
これらは同時に形成できるため、工程を増加することも
ない。
以上本発明の一実施例を説明したがＰ形牛導体基板を用
いた場合でも同じであることはいうまでもない。
いた場合でも同じであることはいうまでもない。
第１図は従来の構造による半導体集積回路装置の部分断
面図である。 第２口拡本発明の一実施例による半導体集積回路装置の
部分断面図、第３図は第２図の平面図である。 １．１１・・・・・・Ｎ形半導体基板、２．２’、１２
゜１２’ ゛°°−Ｐ形拡散領域、３．１３・・・・・
・Ｎ形高濃度拡散領域ｓ ４＊１４−１７・・・・・・
酸化膜％５，１５・・・・・・金属配線、１６・・・・
・・多結晶シリコン層、１８・・・・・・Ｎ形半導体基
板１１と多結晶シリコン層１６の接続用窓。 ＩＦｊ ／乙 ７７ 第２図 第３図
面図である。 第２口拡本発明の一実施例による半導体集積回路装置の
部分断面図、第３図は第２図の平面図である。 １．１１・・・・・・Ｎ形半導体基板、２．２’、１２
゜１２’ ゛°°−Ｐ形拡散領域、３．１３・・・・・
・Ｎ形高濃度拡散領域ｓ ４＊１４−１７・・・・・・
酸化膜％５，１５・・・・・・金属配線、１６・・・・
・・多結晶シリコン層、１８・・・・・・Ｎ形半導体基
板１１と多結晶シリコン層１６の接続用窓。 ＩＦｊ ／乙 ７７ 第２図 第３図
Claims (1)
- 一導電形半導体基板と、複数個の反対導電形の第一領域
と、前記半導体基板上に形成された第一絶縁層と、前記
第−領斌間の前記第一絶縁層上に形成された多結晶半導
体層と、該多結晶半導体層上に形成された第二絶縁層上
、誼第二絶縁層上に形成された金属配線とを有し、前記
半導体基板と前記多結晶半導体層とは電気的に接続され
ていることを特徴とする半導体集積回続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13810481A JPS5839035A (ja) | 1981-09-02 | 1981-09-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13810481A JPS5839035A (ja) | 1981-09-02 | 1981-09-02 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839035A true JPS5839035A (ja) | 1983-03-07 |
Family
ID=15214037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13810481A Pending JPS5839035A (ja) | 1981-09-02 | 1981-09-02 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839035A (ja) |
-
1981
- 1981-09-02 JP JP13810481A patent/JPS5839035A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| JPS61220371A (ja) | 絶縁基板上ｍｏｓ形集積回路装置 | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| JP3311759B2 (ja) | スクリーン構造を有する集積回路およびその製造方法 | |
| JPS5839035A (ja) | 半導体集積回路装置 | |
| JPH08172135A (ja) | 半導体装置の製造方法および半導体集積回路装置 | |
| JPH01194349A (ja) | 半導体装置 | |
| JP2956181B2 (ja) | 抵抗素子を有する半導体装置 | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JP2642000B2 (ja) | Ｍｏｓ集積回路装置 | |
| JPS58182861A (ja) | 半導体装置 | |
| JPS59193064A (ja) | 高耐圧縦型トランジスタ装置 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPS627710B2 (ja) | ||
| JP2680846B2 (ja) | 半導体記憶装置 | |
| JPH03214776A (ja) | 半導体集積回路装置 | |
| JP2968640B2 (ja) | 半導体装置 | |
| JPS59181669A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6060764A (ja) | 半導体装置 | |
| JPS6019667B2 (ja) | 集積回路半導体装置 | |
| JPH07112043B2 (ja) | 半導体集積回路 | |
| JPS5863177A (ja) | 半導体装置 | |
| JPS63173368A (ja) | Ｍｏｓトランジスタ | |
| JPS61226949A (ja) | 半導体装置及びその製造方法 | |
| JPH0499369A (ja) | 半導体装置 |