JPS5838165A - 記録装置 - Google Patents
記録装置Info
- Publication number
- JPS5838165A JPS5838165A JP56138225A JP13822581A JPS5838165A JP S5838165 A JPS5838165 A JP S5838165A JP 56138225 A JP56138225 A JP 56138225A JP 13822581 A JP13822581 A JP 13822581A JP S5838165 A JPS5838165 A JP S5838165A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- recording
- current
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
- H04N1/1931—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dot-Matrix Printers And Others (AREA)
- Electronic Switches (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は記録装置に関するもので、神に感熱又は感光
等の記録手段の選択によって記録媒体に記録を実行する
ための記録手段を選択する回路に関するものである。
等の記録手段の選択によって記録媒体に記録を実行する
ための記録手段を選択する回路に関するものである。
ライン状或いはマトリックス状に複数個配置された記録
手段から、適宜の記録手段を選択して記録信号を印加し
、記録媒体に記録する装置が種々開発されている。この
種の記録手段としては、例えば抵抗体或いは半導体で構
成された発熱素子が実用化されているばかりでなく、発
光ダイオードを利用することも試みられ、感熱或いは感
光によって記録が行われる。
手段から、適宜の記録手段を選択して記録信号を印加し
、記録媒体に記録する装置が種々開発されている。この
種の記録手段としては、例えば抵抗体或いは半導体で構
成された発熱素子が実用化されているばかりでなく、発
光ダイオードを利用することも試みられ、感熱或いは感
光によって記録が行われる。
このような感熱或いは感光によつ記録装置として、従来
から第１図及び第２図に示す駆動回路が用いられている
。第１図は発熱素子又は感光素子等からなる記録素子１
の全てが順次直列的に接続され、各記録素子の電流供給
を制御するために各素子の電極が電源側（ソース側）と
接地側（シンク側）に交互に引き出された交互電極方式
の駆動回路で、第２図は記録素子が全て独立して各素子
の夫々から電極が引き出された独立電極方式の駆動回路
である。
から第１図及び第２図に示す駆動回路が用いられている
。第１図は発熱素子又は感光素子等からなる記録素子１
の全てが順次直列的に接続され、各記録素子の電流供給
を制御するために各素子の電極が電源側（ソース側）と
接地側（シンク側）に交互に引き出された交互電極方式
の駆動回路で、第２図は記録素子が全て独立して各素子
の夫々から電極が引き出された独立電極方式の駆動回路
である。
第１図に＄いて、記録素子１は例えば２つのブロックに
分けられ、−列に配置された素子は交互に他方のブロッ
クに属する関係にリード線が引き出され、リード線の一
端は各素子間を電気的に分離させるための逆流防止用ダ
イオード５を介して、同一ブロックのリード線毎に共通
に同じブロック選択用トランジスタ６１．６２のコレク
タに接続される。各ブロック選択用トランジスタ６１．
６２のエミッタには記録動作に必要な電源７が印加され
、ベースにはブロック選択のための切換信号８１゜８２
が与えられる。記録素子１から引き出された他方のリー
ド線にはスイッチングトランジスタ４が接続され、この
スイッチングトランジスタ４のベースにはシフトレジス
タ２から出力された選択信号が与えられて、前記ブロッ
ク選択信号８１゜８２によって記録素子の選択がなされ
る。前記シフトレジスタ２は入力されたシリアル信号を
複数個の記録素子の選択に適したパラレル信号に変換す
る。
分けられ、−列に配置された素子は交互に他方のブロッ
クに属する関係にリード線が引き出され、リード線の一
端は各素子間を電気的に分離させるための逆流防止用ダ
イオード５を介して、同一ブロックのリード線毎に共通
に同じブロック選択用トランジスタ６１．６２のコレク
タに接続される。各ブロック選択用トランジスタ６１．
６２のエミッタには記録動作に必要な電源７が印加され
、ベースにはブロック選択のための切換信号８１゜８２
が与えられる。記録素子１から引き出された他方のリー
ド線にはスイッチングトランジスタ４が接続され、この
スイッチングトランジスタ４のベースにはシフトレジス
タ２から出力された選択信号が与えられて、前記ブロッ
ク選択信号８１゜８２によって記録素子の選択がなされ
る。前記シフトレジスタ２は入力されたシリアル信号を
複数個の記録素子の選択に適したパラレル信号に変換す
る。
第２図の独立電極方式については、各記録素子１から独
立に引き出されたリード線の一方は、夫々逆流防止用ダ
イオード５を介して同じブロックに属するリード線が共
通に同じブロック選択用トランジスタ６３，６４のコレ
クタに接続され、他方のリード線は各ブロックの等価な
関係にある記録素子のリード線が共通に接続されてスイ
ッチングトランジスタ４１．４２・・・に夫々接続され
ている。各スイッチングトランジスタ４の選択信号はシ
フトレジスタ２の出力によって与えられる。
立に引き出されたリード線の一方は、夫々逆流防止用ダ
イオード５を介して同じブロックに属するリード線が共
通に同じブロック選択用トランジスタ６３，６４のコレ
クタに接続され、他方のリード線は各ブロックの等価な
関係にある記録素子のリード線が共通に接続されてスイ
ッチングトランジスタ４１．４２・・・に夫々接続され
ている。各スイッチングトランジスタ４の選択信号はシ
フトレジスタ２の出力によって与えられる。
前記のような回路からなる従来の記録装置は、例えば９
Ｊ１図の回路では次に説明するような記録素子の選択動
作によって記録が行われる。即ち、入力端子３より必要
とする印字情報に応じたシリアル信号が供給され、シフ
トレジスタ２内でパラレルな信号に変換されてスイッチ
ングトランジスタ４を印字情報に応じて夫々オン又はオ
フの状態にセットする。この状態で一方のブロック選択
用トランジスタ６１にブロック選択信号８１が与えられ
、一定期間（０，５−０，６ｍ１ｅｃ）オ”／ ニする
。
Ｊ１図の回路では次に説明するような記録素子の選択動
作によって記録が行われる。即ち、入力端子３より必要
とする印字情報に応じたシリアル信号が供給され、シフ
トレジスタ２内でパラレルな信号に変換されてスイッチ
ングトランジスタ４を印字情報に応じて夫々オン又はオ
フの状態にセットする。この状態で一方のブロック選択
用トランジスタ６１にブロック選択信号８１が与えられ
、一定期間（０，５−０，６ｍ１ｅｃ）オ”／ ニする
。
この動作によりブロック選択信号８１側に属する記録素
子Ｘｌｌ、Ｘ１２．・・・Ｘ ｌ ｎが印字可能状態と
なり、前述のスイッチングトランジスタ４のオン・オフ
状態により選択的に電流が流れ、記録が行われる。次い
で他方のブロックに属する記録素子Ｘ２１ 、Ｘ２２
、・・・Ｘ２ｎの印字タイミングに入るが、前述の動作
と同様にシフトレジスタ２からスイッチングトランジス
タ４を印字情報に応じてオン・オフ状態にセットし、ブ
ロック選択信号８２によりもう一方のブロック選択用ト
ランジスタ６２を一定期間（０，５〜０．５ ｍ５ｅｃ
）オンにし、１ライン分の印字を完了する。
子Ｘｌｌ、Ｘ１２．・・・Ｘ ｌ ｎが印字可能状態と
なり、前述のスイッチングトランジスタ４のオン・オフ
状態により選択的に電流が流れ、記録が行われる。次い
で他方のブロックに属する記録素子Ｘ２１ 、Ｘ２２
、・・・Ｘ２ｎの印字タイミングに入るが、前述の動作
と同様にシフトレジスタ２からスイッチングトランジス
タ４を印字情報に応じてオン・オフ状態にセットし、ブ
ロック選択信号８２によりもう一方のブロック選択用ト
ランジスタ６２を一定期間（０，５〜０．５ ｍ５ｅｃ
）オンにし、１ライン分の印字を完了する。
第２図の駆動回路についても同様の動作原理番こよって
記録が行われる。
記録が行われる。
ここで前述のような回路動作によって記録が行われる駆
動回路では、複数の記録素子が共通に接続されているた
め、記録動作時に共通ライン９を通じて他の素子から不
要な電流が流れ込む慣れがあり、このような不要電流を
阻止するために第１図及び第２図に示したように逆流防
止用ダイオード５が必要になる。第２図の駆動回路にお
いては記録素子と同数の、第１図においては記録素子数
の１／２のダイオードが必要になり、このダイオードが
接続されない場合には、不要な電流が流れ込んでゴース
トを記録することになる。このような逆流防止用ダイオ
ードのために第１図及び第２図に示す従来装置には次に
述べるような欠点及び問題点がある。
動回路では、複数の記録素子が共通に接続されているた
め、記録動作時に共通ライン９を通じて他の素子から不
要な電流が流れ込む慣れがあり、このような不要電流を
阻止するために第１図及び第２図に示したように逆流防
止用ダイオード５が必要になる。第２図の駆動回路にお
いては記録素子と同数の、第１図においては記録素子数
の１／２のダイオードが必要になり、このダイオードが
接続されない場合には、不要な電流が流れ込んでゴース
トを記録することになる。このような逆流防止用ダイオ
ードのために第１図及び第２図に示す従来装置には次に
述べるような欠点及び問題点がある。
第１にブロック選択用トランジスタ６として大容量のも
のを必要とする。即ち、記録素子である発熱素子又は発
光素子に流れる電流値は通常１０〜１００ ｍＡ／ドツ
トである。一方共通ライン９によって共通接続する素子
数を増加するほどブロック選択用トランジスタ６の数は
減少する。しかし、今２１６本の素子を同じトランジス
タで制御させるとすると、制御に要する電流は最大２０
Ａにも達し、電流容量の大きいものが必要になって非常
に高価なトランジスタを用いなければならず、放熱フィ
ンの取付けなど構造上の繁雑さも避けられない。
のを必要とする。即ち、記録素子である発熱素子又は発
光素子に流れる電流値は通常１０〜１００ ｍＡ／ドツ
トである。一方共通ライン９によって共通接続する素子
数を増加するほどブロック選択用トランジスタ６の数は
減少する。しかし、今２１６本の素子を同じトランジス
タで制御させるとすると、制御に要する電流は最大２０
Ａにも達し、電流容量の大きいものが必要になって非常
に高価なトランジスタを用いなければならず、放熱フィ
ンの取付けなど構造上の繁雑さも避けられない。
第２に、ブロック選択用トランジスタ６の制御電流の幅
が広いため、トランジスタ６のＶ ＣＥ （１ｍ ｔ
）が変動し、電圧安定化回路が必要になる。つまり記録
素子１を全てオン状態とする場合は上述のように２ＯＡ
の電流が制御されるのに対し、１つの記録素子のみがオ
ンの場合には約１００ｍＡとなり、両者で２１６倍もの
変動を伴う。このためトランジスタ６のＶＣＥ （５ｓ
ｒｔ）の値も２〜３■の変動をきたし、記録素子１に注
入されるエネルギーが大幅に変化して記録の品質に均一
性を欠くことになる。これを避けるためには、トランジ
スタ６にコレクタ電圧（出力電圧）を安定化させる対策
が必要になる。
が広いため、トランジスタ６のＶ ＣＥ （１ｍ ｔ
）が変動し、電圧安定化回路が必要になる。つまり記録
素子１を全てオン状態とする場合は上述のように２ＯＡ
の電流が制御されるのに対し、１つの記録素子のみがオ
ンの場合には約１００ｍＡとなり、両者で２１６倍もの
変動を伴う。このためトランジスタ６のＶＣＥ （５ｓ
ｒｔ）の値も２〜３■の変動をきたし、記録素子１に注
入されるエネルギーが大幅に変化して記録の品質に均一
性を欠くことになる。これを避けるためには、トランジ
スタ６にコレクタ電圧（出力電圧）を安定化させる対策
が必要になる。
第３に、逆流防止用の素子は通常ダイオードが用いられ
るが、ＰＮ接合の電圧降下は１．Ｏｖもあるため、この
降下分は無視できなくなる。椅にダイオードをアレイ状
に配置して複数個が同一チップに構成されている場合、
チップ１個当りの電力損失は素子数をｎとするとｎ−Ｉ
Ｆ−ＶＦとなって過大な発熱を招き、回路の信頼性低下
の原因にもなる惧れがある。
るが、ＰＮ接合の電圧降下は１．Ｏｖもあるため、この
降下分は無視できなくなる。椅にダイオードをアレイ状
に配置して複数個が同一チップに構成されている場合、
チップ１個当りの電力損失は素子数をｎとするとｎ−Ｉ
Ｆ−ＶＦとなって過大な発熱を招き、回路の信頼性低下
の原因にもなる惧れがある。
それゆえに、この発明の主たる目的は、上述の大電流に
より生じていた問題点を解消して、簡単な回路構成で品
質のすぐれた記録を行わせ得る記録素子の駆動回路を備
えた記録装置を提供することである。
より生じていた問題点を解消して、簡単な回路構成で品
質のすぐれた記録を行わせ得る記録素子の駆動回路を備
えた記録装置を提供することである。
この発明は上述の目的およびその他の目的と腎黴は図面
を参照して行なう以下の詳細な説明から一層明らかとな
ろう。
を参照して行なう以下の詳細な説明から一層明らかとな
ろう。
この発明を要約すれば、ブロックに分けられた複数の記
録素子から、記録すべき情報に対応した記録素子を選択
して通電することにより記録を行なう装置において、従
来回路の逆流防止ダイオードを除去して各記録素子の通
電路に逆流阻止とスイッチング機能とを兼ね備えたトラ
ンジスタを接続し、このトランジスタの導通をブロック
切換信号で制御して、各記録素子への記録のための通電
を制御するものである。
録素子から、記録すべき情報に対応した記録素子を選択
して通電することにより記録を行なう装置において、従
来回路の逆流防止ダイオードを除去して各記録素子の通
電路に逆流阻止とスイッチング機能とを兼ね備えたトラ
ンジスタを接続し、このトランジスタの導通をブロック
切換信号で制御して、各記録素子への記録のための通電
を制御するものである。
第３図の回路は前述の交互電極方式にこの発明を適用し
た場合の実施例を示し、第４図の回路は独立電極方式に
この発明を適用した場合の実施例を示す。
た場合の実施例を示し、第４図の回路は独立電極方式に
この発明を適用した場合の実施例を示す。
記録素子１が例えば２ブロツクにグループ化されてなる
第３図において、全ての記録素子１は直列的に順次接続
され、各記録素子の一方のリード線は従来回路と同様に
スイッチングトランジスタ４に接続され、このトランジ
スタ４をシフトレジスタ２から与えられる記録情報に応
じた選択信号でオン・オフ状態にセットする。各記録素
子の他方のリード線は各リード線毎に、逆流阻止とスイ
ッチング機能とを備えたトランジスタ１０に接続されて
いる。各トランジスタ１０の他端は記録電流を供給する
ための電流源７に共通に接続されている。各トランジス
タ１０のオン・オフはベース番こ与えられたブロック選
択信号８５又は８６によって行なわれ、トランジスタ１
０は各リード線への記録電流をスイッチングすると共に
、共通ラインから他の記録電流か流れ込むのを阻止する
。
第３図において、全ての記録素子１は直列的に順次接続
され、各記録素子の一方のリード線は従来回路と同様に
スイッチングトランジスタ４に接続され、このトランジ
スタ４をシフトレジスタ２から与えられる記録情報に応
じた選択信号でオン・オフ状態にセットする。各記録素
子の他方のリード線は各リード線毎に、逆流阻止とスイ
ッチング機能とを備えたトランジスタ１０に接続されて
いる。各トランジスタ１０の他端は記録電流を供給する
ための電流源７に共通に接続されている。各トランジス
タ１０のオン・オフはベース番こ与えられたブロック選
択信号８５又は８６によって行なわれ、トランジスタ１
０は各リード線への記録電流をスイッチングすると共に
、共通ラインから他の記録電流か流れ込むのを阻止する
。
独立電極方式においても、第４図に示すように各記録素
子１の一方のリード線には、従来の逆流防止用ダイオー
ドを除去してトランジスタ１０のコレクタを夫々接続し
、各トランジスタ１０のエミッタ側は共通に電源７に接
続されている。トランジスタ１０のベースは、記録素子
１が２ブロツクにグループ分けされていることに対応さ
せて、ブロック選択信号８７又は８８のいずれかが与え
られている。
子１の一方のリード線には、従来の逆流防止用ダイオー
ドを除去してトランジスタ１０のコレクタを夫々接続し
、各トランジスタ１０のエミッタ側は共通に電源７に接
続されている。トランジスタ１０のベースは、記録素子
１が２ブロツクにグループ分けされていることに対応さ
せて、ブロック選択信号８７又は８８のいずれかが与え
られている。
前述の実施例はいずれも２ブロツクによって構成した回
路を挙げたが、３ブロツク以上でも構成することができ
る。
路を挙げたが、３ブロツク以上でも構成することができ
る。
記録動作にあたっては、基本的には前述の従来回路の動
作と同一である。まず入力端子３よりシリアルの記録信
号か入力され、シフトレジスタ２でパラレル信号に変換
された後スイッチングトランジスタ４に与えられて夫々
のスイッチングトランジスタをオン又はオフ状態にセッ
トする。その後ブロック選択信号８５か与えられ、ブロ
ック選択信号８５のラインに接続されたトランジスタ１
０にベース電流を流してオン状態にし、記録素子１のう
ちｘ１□、Ｘ□２．ｘ１３．・・・ｘｌｎが印字可能状
態となる。前述のスイッチングトランジスタ４のオン・
オフ状態により、記録素子１に選択的に電流が流れ、通
電された記録素子１に接触した感熱媒体或いは感光媒体
に記録がなされる。次いで同様に入力端子３よりシリア
ル信号を入力し、パラレル信号に変換してスイッチング
トランジスタのオン・オフをセットし、続いてもう一方
のブロック選択信号８６を印加することにより、トラン
ジスタ１０のうち他方のブロックに属する分が画定期間
オン状態になり、ｘ２１．ｘ２２．ｘ ・・・Ｘ２
３’ ２ｎ の記録素子１のうちの所定箇所に通電が行われて記録が
実行され、１ライン分の印字が終了する。
作と同一である。まず入力端子３よりシリアルの記録信
号か入力され、シフトレジスタ２でパラレル信号に変換
された後スイッチングトランジスタ４に与えられて夫々
のスイッチングトランジスタをオン又はオフ状態にセッ
トする。その後ブロック選択信号８５か与えられ、ブロ
ック選択信号８５のラインに接続されたトランジスタ１
０にベース電流を流してオン状態にし、記録素子１のう
ちｘ１□、Ｘ□２．ｘ１３．・・・ｘｌｎが印字可能状
態となる。前述のスイッチングトランジスタ４のオン・
オフ状態により、記録素子１に選択的に電流が流れ、通
電された記録素子１に接触した感熱媒体或いは感光媒体
に記録がなされる。次いで同様に入力端子３よりシリア
ル信号を入力し、パラレル信号に変換してスイッチング
トランジスタのオン・オフをセットし、続いてもう一方
のブロック選択信号８６を印加することにより、トラン
ジスタ１０のうち他方のブロックに属する分が画定期間
オン状態になり、ｘ２１．ｘ２２．ｘ ・・・Ｘ２
３’ ２ｎ の記録素子１のうちの所定箇所に通電が行われて記録が
実行され、１ライン分の印字が終了する。
ダイオードを除去して、前記実施例に挙げたようなブロ
ック選択信号でスイッチングされるトランジスタを接続
すれば、逆流防止機能をもつだけではなく前述の従来回
路がもつ問題点を解消することができる。
ック選択信号でスイッチングされるトランジスタを接続
すれば、逆流防止機能をもつだけではなく前述の従来回
路がもつ問題点を解消することができる。
即ち、第３図、第４図に示したこの発明の実施例ではブ
ロックを選択するためのスイッチング素子を各々分散さ
せている。そのため各トランジスタがスイッチングを行
う電流値は最大ＩＱＱｒｎＡ程度で済み、容量として極
めて小さいものとなり、放熱等の機構も簡単或いは不要
となる。
ロックを選択するためのスイッチング素子を各々分散さ
せている。そのため各トランジスタがスイッチングを行
う電流値は最大ＩＱＱｒｎＡ程度で済み、容量として極
めて小さいものとなり、放熱等の機構も簡単或いは不要
となる。
尚、トランジスタ１０をオン・オフさせるためのブロッ
ク選択信号８１〜８８の容量について考察すると、従来
回路では、ブロック選択用トランジスタ６１〜６４のベ
ース電流Ｉｂ はｈＦＥ ” ｈＦＥ となる。ただしＩｃｅ）ランジスタロ１〜６４のコレク
タ電流、ｎＨ共通接続された記録素子１の数、ＩＸ：記
録素子１の１個当りの消費電流。
ク選択信号８１〜８８の容量について考察すると、従来
回路では、ブロック選択用トランジスタ６１〜６４のベ
ース電流Ｉｂ はｈＦＥ ” ｈＦＥ となる。ただしＩｃｅ）ランジスタロ１〜６４のコレク
タ電流、ｎＨ共通接続された記録素子１の数、ＩＸ：記
録素子１の１個当りの消費電流。
ｈＦＥ：）ランジスタロ１〜６４のｈＦＥとする。
一方、前記第３図及び第４図の回路におけるブロック選
択信号８５〜８８としてのベース電流Ｉｎは、 ＨＦＥ となる。ただしＨＦＥはトランジスタ１０のｈＦＥとす
る。
択信号８５〜８８としてのベース電流Ｉｎは、 ＨＦＥ となる。ただしＨＦＥはトランジスタ１０のｈＦＥとす
る。
前記両式から明らかなように、ＨＦＥをｈＦＥと同程度
に設計することにより、実施例の回路は従来回路と同様
に、即ちＴＴＬ等によって駆動させることができる。
に設計することにより、実施例の回路は従来回路と同様
に、即ちＴＴＬ等によって駆動させることができる。
また、トランジスタ１００制御電流の幅は極めて狭く、
従ってＶ（、Ｅ（ｓ ａ ｔ ）の変動も小さくなり、
電圧の安定化回路を必要としない。第４図の回路では、
記録素子１の各々に各トランジスタ１ｏが対応するため
駆動は０であり、第３図の回路でも２倍の変化番こ過ぎ
ず、電流値も小さいために高々０、０２ Ｖ程度の変動
で無視し得る程度である。
従ってＶ（、Ｅ（ｓ ａ ｔ ）の変動も小さくなり、
電圧の安定化回路を必要としない。第４図の回路では、
記録素子１の各々に各トランジスタ１ｏが対応するため
駆動は０であり、第３図の回路でも２倍の変化番こ過ぎ
ず、電流値も小さいために高々０、０２ Ｖ程度の変動
で無視し得る程度である。
更には、ダイオードを使用した場合に比べて電圧のロス
分を極めて小さくすることができる。つまりトランジス
タが用いられているためにオン時にはＶ Ｃｌ （ｓ
！Ｌ ｔ ）分のロスとなり、最大０．０５〜０．５ｖ
以下となる。このことはトランジスタをアレイ状に配置
して設計する場合でも発熱量を減少させることができて
極めて有利となる。
分を極めて小さくすることができる。つまりトランジス
タが用いられているためにオン時にはＶ Ｃｌ （ｓ
！Ｌ ｔ ）分のロスとなり、最大０．０５〜０．５ｖ
以下となる。このことはトランジスタをアレイ状に配置
して設計する場合でも発熱量を減少させることができて
極めて有利となる。
次に、トランジスタ１０のより具体的な回路例を第５図
乃至第８図に示す。
乃至第８図に示す。
１１５図はトランジスタ１０がＰＮＰ ）ランジスタ１
０ｍで構成された回路を示し、各ＰＮＰ トランジスタ
毎に入力保護抵抗に１及び安定化抵抗に２が接続されて
いる。第６図はトランジスタ１０がＮＰＮ）ランジスタ
１０ｂで構成された回路である。同様に入力保護抵抗Ｒ
３及び安定化抵抗に４が接続されているが、この回路で
はトランジスタ１０ｂのベース・エミッタ間に高い逆電
圧が印加されるため、予めこれに耐え得る素子が選択さ
れ、前記抵抗Ｒ３、Ｒ４を通じて流れる逆電流が効果的
に無視し得る程度の値になるように設計される。
０ｍで構成された回路を示し、各ＰＮＰ トランジスタ
毎に入力保護抵抗に１及び安定化抵抗に２が接続されて
いる。第６図はトランジスタ１０がＮＰＮ）ランジスタ
１０ｂで構成された回路である。同様に入力保護抵抗Ｒ
３及び安定化抵抗に４が接続されているが、この回路で
はトランジスタ１０ｂのベース・エミッタ間に高い逆電
圧が印加されるため、予めこれに耐え得る素子が選択さ
れ、前記抵抗Ｒ３、Ｒ４を通じて流れる逆電流が効果的
に無視し得る程度の値になるように設計される。
第７図はトランジスタ１０が、ダーリントン接続１０Ｃ
されたトランジスタによって構成された回路である。こ
の回路であれば、ｈＦＥを非常に高くできるためブロッ
ク選択のためのコントロール電流値を効果的に縮少させ
ることができる。尚このようなダーリントン続によれば
、ＶＣＥ（口（）はＮＰＮトランジスタのＶＢＥ、とＰ
ＮＰ トランジスタのＶＣＥ （ｓｉｔ）が加わった値
となり、増加するという問題はある。
されたトランジスタによって構成された回路である。こ
の回路であれば、ｈＦＥを非常に高くできるためブロッ
ク選択のためのコントロール電流値を効果的に縮少させ
ることができる。尚このようなダーリントン続によれば
、ＶＣＥ（口（）はＮＰＮトランジスタのＶＢＥ、とＰ
ＮＰ トランジスタのＶＣＥ （ｓｉｔ）が加わった値
となり、増加するという問題はある。
第８図は第７図を更に改良した回路で、ＶＣＥ （ｓａ
ｔ ）を減少させるために、１対をなすＮＰＮ）ランジ
スタのコレクタと、ＰＮＰ）ランジスタのエミッタとを
夫々別々に導出して夫々に電源電圧７亀。
ｔ ）を減少させるために、１対をなすＮＰＮ）ランジ
スタのコレクタと、ＰＮＰ）ランジスタのエミッタとを
夫々別々に導出して夫々に電源電圧７亀。
７ｂを印加する。電源電圧７ＩＬと７ｂの間にはＩ Ｖ
（ＶＢＥ （Ｎ ＰＮ ） （７）電位差が設定され
、ＰＮＰトランジスタ側の電源電圧７１がより高い電位
にすることにより、ＮＰＮトランジスタのＶＣＥ （ｓ
ａ ｔ ）を減少させることができる。
（ＶＢＥ （Ｎ ＰＮ ） （７）電位差が設定され
、ＰＮＰトランジスタ側の電源電圧７１がより高い電位
にすることにより、ＮＰＮトランジスタのＶＣＥ （ｓ
ａ ｔ ）を減少させることができる。
第５図〜第８図は交互電極方式に適用されるトランジス
タ回路を示したが、独立電極方式でも同様に構成するこ
とができる。
タ回路を示したが、独立電極方式でも同様に構成するこ
とができる。
また、トランジスタはバイポーラトランジスタに限られ
ることなく、ＦＥＴ）ランジスタを使用することもでき
る。
ることなく、ＦＥＴ）ランジスタを使用することもでき
る。
以上のように、この発明によれば、記録ヘッドに記録信
号を供給するための回路において、電流逆流防止ダイオ
ードの代りにトランジスタを接続することにより、ブロ
ック選択時の制御電流は分散された形態を採り、従来回
路のように大電流により生じていた障害、例えば電源電
圧変動、繁雑な放熱構造をなくすことができ、更にダイ
オードの場合に生じていた電圧降下（ＶＦ）？１．ＯＶ
を、ＶＣＥ（虐ｉｔ）？０．０２〜０．５Ｖに減少させ
ることができて回路素子の発熱を低減することができる
。
号を供給するための回路において、電流逆流防止ダイオ
ードの代りにトランジスタを接続することにより、ブロ
ック選択時の制御電流は分散された形態を採り、従来回
路のように大電流により生じていた障害、例えば電源電
圧変動、繁雑な放熱構造をなくすことができ、更にダイ
オードの場合に生じていた電圧降下（ＶＦ）？１．ＯＶ
を、ＶＣＥ（虐ｉｔ）？０．０２〜０．５Ｖに減少させ
ることができて回路素子の発熱を低減することができる
。
５３１図は従来の交互電極方式の記録ヘッド駆動回路図
、第２図は従来の独立電極方式の記録ヘッド駆動回路軌
＄３図はこの発明を交互電極式に適用した一実施例を示
す電気回路図、第４図はこの発明を独立電極方式に適用
した他の実施例を示す電気回路図、第５図乃至第８図は
この発明のその他の実施例を示す電気回路図である。 図において、１は記録素子、２はシフトレジスタ、４は
スイッチングトランジスタ、７は電源、８はブロック選
択信号入力端子、１０はトランジスタである。 代理人 葛 野 信 −（外１名） −３（ 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５６−１３８２２５号２
、発明の名称 記録装置 ３、補正をする者 ５、補正の対称 明細書の発明の詳細な説明の欄および図面６、補正の内
容 ；１）明細書第３頁第１行の「感光によつ記録」を「感
光による記録」に訂正する。 （２）明細書第８頁第４行の［電圧降下は１．ＯＶＪを
［電圧降下■Ｆは１．ＯＶＪに訂正する。 （３）明細書第８頁第８行の「素子数をｎとすると」を
「素子数をｎ、電圧降下をＩＦ とすると」に訂正する
。 （４）図面の第３図を別紙のとおり。 以上
、第２図は従来の独立電極方式の記録ヘッド駆動回路軌
＄３図はこの発明を交互電極式に適用した一実施例を示
す電気回路図、第４図はこの発明を独立電極方式に適用
した他の実施例を示す電気回路図、第５図乃至第８図は
この発明のその他の実施例を示す電気回路図である。 図において、１は記録素子、２はシフトレジスタ、４は
スイッチングトランジスタ、７は電源、８はブロック選
択信号入力端子、１０はトランジスタである。 代理人 葛 野 信 −（外１名） −３（ 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５６−１３８２２５号２
、発明の名称 記録装置 ３、補正をする者 ５、補正の対称 明細書の発明の詳細な説明の欄および図面６、補正の内
容 ；１）明細書第３頁第１行の「感光によつ記録」を「感
光による記録」に訂正する。 （２）明細書第８頁第４行の［電圧降下は１．ＯＶＪを
［電圧降下■Ｆは１．ＯＶＪに訂正する。 （３）明細書第８頁第８行の「素子数をｎとすると」を
「素子数をｎ、電圧降下をＩＦ とすると」に訂正する
。 （４）図面の第３図を別紙のとおり。 以上
Claims (1)
- 【特許請求の範囲】 （１） 発熱体又は発光体等の記録手段を複数個配置
し、前記記録手段の夫々から引き出されたリードをブロ
ック毎に複数本ずつ接続して、記録手段に選択通電する
ことにより感熱あるいは感光等によって記録媒体に記録
を行う記録装置において、各記録手段の電流供給路に、
電流の逆流を阻止する方向にトランジスタを接続し、 前記トランジスタをブロック選択信号でスイッチングさ
せてなる記録装置。 （２） 前記トランジスタはＰＮＰ ）ランジスタで
構成されてなることを特徴とする特許請求の範囲第（１
）項記載の記録装置。 （３） 前記トランジスタはＮＰＮトランジスタで構
成されてなることを特徴とする特許請求の範囲第ｆｉ１
項記載の記録装置。 ＋４１ 前記トランジスタは、ダーリント接続されて
なることを特徴とする特許請求の範囲第は）項記載の記
録装置。 （５）前記トランジスタは、前段ＰＮＰ）ランジスタと
後段ＮＰＮ）ランジスタとが２段接続され、前段Ｐ Ｎ
Ｐ ）ランジスタのエミッタと後段トランジスタのコ
レクタとに各々独立した電圧が印加されてなる特許請求
の範囲第Ｆ１）項記載の記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138225A JPS5838165A (ja) | 1981-09-01 | 1981-09-01 | 記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138225A JPS5838165A (ja) | 1981-09-01 | 1981-09-01 | 記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5838165A true JPS5838165A (ja) | 1983-03-05 |
Family
ID=15217007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138225A Pending JPS5838165A (ja) | 1981-09-01 | 1981-09-01 | 記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36124E (en) * | 1991-06-07 | 1999-03-02 | Ricoh Company, Ltd. | Fixing apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51126155A (en) * | 1975-04-04 | 1976-11-04 | Toshiba Corp | Thermal printer control unit |
| JPS5599858A (en) * | 1979-01-23 | 1980-07-30 | Sanyo Electric Co Ltd | Signal processing circuit |
-
1981
- 1981-09-01 JP JP56138225A patent/JPS5838165A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51126155A (en) * | 1975-04-04 | 1976-11-04 | Toshiba Corp | Thermal printer control unit |
| JPS5599858A (en) * | 1979-01-23 | 1980-07-30 | Sanyo Electric Co Ltd | Signal processing circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36124E (en) * | 1991-06-07 | 1999-03-02 | Ricoh Company, Ltd. | Fixing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH058867B2 (ja) | ||
| US4091391A (en) | Drive system for thermal recording apparatus | |
| US4564749A (en) | Heater drive circuit for controlling ink temperature in ink jet printer | |
| JPH0220116A (ja) | 半導体デバイスの過熱検出回路装置 | |
| JPS5838165A (ja) | 記録装置 | |
| JP3213309B2 (ja) | Ｌｅｄ記録ヘッドの制御回路 | |
| US4672235A (en) | Bipolar power transistor | |
| US4177392A (en) | Current switching networks | |
| JPS60201970A (ja) | 印刷用電極駆動回路 | |
| JP3710231B2 (ja) | 自己走査型発光装置の駆動方法 | |
| EP0113817B1 (en) | Thermal printer edge compensation | |
| JP2002017080A (ja) | 電力用半導体装置 | |
| JPH0564114B2 (ja) | ||
| US4355308A (en) | Circuit arrangement for operating opto-electronic display elements assigned to terminal devices, in particular in telephone system | |
| JPS6269718A (ja) | モノリシツク集積化制御回路 | |
| JPH0418443B2 (ja) | ||
| JPS58162357A (ja) | サ−マルプリンタ | |
| JP2568553Y2 (ja) | 半導体装置 | |
| JPH05208516A (ja) | サーマルヘッドの駆動回路 | |
| JP2654408B2 (ja) | Ｎキーロールオーバ回路 | |
| JPH0615244B2 (ja) | サ−マルプリンタヘッド用駆動回路 | |
| JP2007058325A (ja) | カレントミラー回路 | |
| JPS5952666A (ja) | 圧電型印字ヘツド駆動回路 | |
| JPS63216764A (ja) | サ−マルヘツド記録方法 | |
| JPS61104873A (ja) | 発熱装置 |