JPS5838041A - Ａｐｄバイアス回路 - Google Patents
Ａｐｄバイアス回路Info
- Publication number
- JPS5838041A JPS5838041A JP56136658A JP13665881A JPS5838041A JP S5838041 A JPS5838041 A JP S5838041A JP 56136658 A JP56136658 A JP 56136658A JP 13665881 A JP13665881 A JP 13665881A JP S5838041 A JPS5838041 A JP S5838041A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- constant current
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/691—Arrangements for optimizing the photodetector in the receiver
- H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は繰返される受光時間と休止時間を設けた受光装
置において、受光累子として使用されるアバランシェ・
フォトダイオードのバイアス回路に関する。
置において、受光累子として使用されるアバランシェ・
フォトダイオードのバイアス回路に関する。
アバランシェ・フォトダイオードＣ以下ＡＰＤと呼ぶ）
は、バイアス電圧により九電変咲された元電流ＩＰを増
巾する作用があり、その増巾の度合を示す電流増巾率μ
は一般に以下の式で表わする。
は、バイアス電圧により九電変咲された元電流ＩＰを増
巾する作用があり、その増巾の度合を示す電流増巾率μ
は一般に以下の式で表わする。
■Ａは一バイアス電圧、ＶＢはブレークダウン延圧、ｎ
は定数で１〜３が用いられる。
は定数で１〜３が用いられる。
Ｖム〈■Ｂ
受光装置では８Ｎ比の良い直流増巾率μを安定して得る
必要があり、ブレークダウン電圧ＶＢは正の温度係数を
持つから、このＶＢの変化に対してもμを一定に保ち、
かつ安定した−（イアス屯圧■Ａ２！ｉｌ−得ることが
必要となろ。繰り返される受光時、間と休止時間を設け
た受光装置では休止時間を利用してＡＰＤブレークダウ
ン電圧ＶＢ１に検出して、検出された■□に対応して受
光時間でのバイアス電圧ｖＡが設定される方法が考えら
れる。
必要があり、ブレークダウン電圧ＶＢは正の温度係数を
持つから、このＶＢの変化に対してもμを一定に保ち、
かつ安定した−（イアス屯圧■Ａ２！ｉｌ−得ることが
必要となろ。繰り返される受光時、間と休止時間を設け
た受光装置では休止時間を利用してＡＰＤブレークダウ
ン電圧ＶＢ１に検出して、検出された■□に対応して受
光時間でのバイアス電圧ｖＡが設定される方法が考えら
れる。
このような方法でバイアス電圧ｖＡ１に設定する場合、
個々のＡＰＤのブレークダウン電圧ＶＢツノくラツキ、
ＶＢの温度特性及び温度特性の−（ラツキを補正して電
流増巾率μが一定となる■Ａを設定することが重要であ
る。しかも回路構成が藺累で出来る丈各々あ特性の違い
によるｐＡ廠個所を極力少なくすることが要求される。
個々のＡＰＤのブレークダウン電圧ＶＢツノくラツキ、
ＶＢの温度特性及び温度特性の−（ラツキを補正して電
流増巾率μが一定となる■Ａを設定することが重要であ
る。しかも回路構成が藺累で出来る丈各々あ特性の違い
によるｐＡ廠個所を極力少なくすることが要求される。
本発萌の目的はこの様に回路構成が簡単で無副整形のバ
イアス回路を提供すること゛にある。
イアス回路を提供すること゛にある。
本発明を第１図の笑施例にて説明する。
８はサンプルパルスの信号線でありマイクロコン時間開
始と同期してサンプルパルスが入力される。サンプルパ
ルスの信号線８はサンプルアンドホールド回路１４及び
ベース抵抗１０を介してスイッチング用のトランジスタ
９に接続されており、サンプルパルス８が”Ｈｉｇｈ”
になると、サンプルアンドホールド回路１４はサンプル
状態となり、一方ベース抵抗１０を介してトランジスタ
９は導通状態となる。トランジスタ９のコレクタハトラ
イバー用のトランジスタ１１のベースに接続されており
、トランジスタ９が導通するとトランジスタ１１は非導
通状態となる。又トランジスタ１１のコレクタは電圧制
御用のトランジスタ３のベースに接続されておシ、トラ
ンジスタ１１が非導通であると、ベース抵抗２によるベ
ース電流によりトランジスタ３は導通状態になる。トラ
ンジスタ３のエミッタは定電流ダイオード４に接続され
ており、トランジスタ３が導通状態の時、定電流ダイオ
ード４による定電流がＡ″ＰＤ７及びそれに接続された
ｊｔｌ！信号の咲出抵抗Ｒ８と分圧回路５内のブレーク
ダウン電圧の検出抵抗Ｒ工、ｋＬ２に流れる様に各々が
相互に接続されている。検出抵抗Ｒ１，几２の抵抗１［
［’ｋＡＰＤ７のブレークダウン時のインピーダンスＺ
Ｂに比べて充分大きくとれば、電流のほとんどは入Ｐ
Ｄ 、７に接続された演出抵抗Ｒ８へ流れる。同受光時
間での光電信号の検出抵抗比Ｓで得られた電圧ｖｓは信
号電圧として信号。
始と同期してサンプルパルスが入力される。サンプルパ
ルスの信号線８はサンプルアンドホールド回路１４及び
ベース抵抗１０を介してスイッチング用のトランジスタ
９に接続されており、サンプルパルス８が”Ｈｉｇｈ”
になると、サンプルアンドホールド回路１４はサンプル
状態となり、一方ベース抵抗１０を介してトランジスタ
９は導通状態となる。トランジスタ９のコレクタハトラ
イバー用のトランジスタ１１のベースに接続されており
、トランジスタ９が導通するとトランジスタ１１は非導
通状態となる。又トランジスタ１１のコレクタは電圧制
御用のトランジスタ３のベースに接続されておシ、トラ
ンジスタ１１が非導通であると、ベース抵抗２によるベ
ース電流によりトランジスタ３は導通状態になる。トラ
ンジスタ３のエミッタは定電流ダイオード４に接続され
ており、トランジスタ３が導通状態の時、定電流ダイオ
ード４による定電流がＡ″ＰＤ７及びそれに接続された
ｊｔｌ！信号の咲出抵抗Ｒ８と分圧回路５内のブレーク
ダウン電圧の検出抵抗Ｒ工、ｋＬ２に流れる様に各々が
相互に接続されている。検出抵抗Ｒ１，几２の抵抗１［
［’ｋＡＰＤ７のブレークダウン時のインピーダンスＺ
Ｂに比べて充分大きくとれば、電流のほとんどは入Ｐ
Ｄ 、７に接続された演出抵抗Ｒ８へ流れる。同受光時
間での光電信号の検出抵抗比Ｓで得られた電圧ｖｓは信
号電圧として信号。
処理回路（図示°亡ず）に導かれる。そしてこの定電流
の大きさはＡＰＤ７のブレークダウン電圧を検出できる
電流の大きさになる様定電流ダイオ−て ドが選ばれ審いる。同、定電流ダイオードの代りに周知
の電界効果トランジスタによる定電流回路を用いても良
い。この時検出抵抗”１１ Ｒ２間の電圧は、ＡＰＤ７
のブレークダウン電圧ＶＢと牢逆流によって検出抵抗Ｒ
８で降下する電圧■８の和であるが、検出抵抗〜の抵抗
値は■３）ｖｓ となる様に設定されているので、ｖ
ｓは無視することが出来、検出抵抗Ｒ１０，Ｒ１２間の
電圧Ｖ１Ｆｉブレークと分圧され、電圧Ｖ工がサンプル
アンドホー九ド回路ｉ４へ印加される殊接続されている
。
の大きさはＡＰＤ７のブレークダウン電圧を検出できる
電流の大きさになる様定電流ダイオ−て ドが選ばれ審いる。同、定電流ダイオードの代りに周知
の電界効果トランジスタによる定電流回路を用いても良
い。この時検出抵抗”１１ Ｒ２間の電圧は、ＡＰＤ７
のブレークダウン電圧ＶＢと牢逆流によって検出抵抗Ｒ
８で降下する電圧■８の和であるが、検出抵抗〜の抵抗
値は■３）ｖｓ となる様に設定されているので、ｖ
ｓは無視することが出来、検出抵抗Ｒ１０，Ｒ１２間の
電圧Ｖ１Ｆｉブレークと分圧され、電圧Ｖ工がサンプル
アンドホー九ド回路ｉ４へ印加される殊接続されている
。
アンドホールド回路１４の出力に伝えられ、サン、記憶
された電圧はその出力に伝えられ、との出力に接続され
た分圧回路６内のバイアス定数用抵抗Ｒ３，Ｒ，に印加
される。
された電圧はその出力に伝えられ、との出力に接続され
た分圧回路６内のバイアス定数用抵抗Ｒ３，Ｒ，に印加
される。
用
また、バイアス定数樟抵抗Ｒ，、Ｒ１４によって分圧さ
れた電圧Ｖ と検出抵抗Ｒ□とＲ２によって分圧された
電圧ｖ１とが比較増巾器１３に導かれる様に抵抗Ｒ１と
Ｒ１２９分圧接点は比較増巾器１３の＋側に、抵抗Ｒ８
とＲ４の分圧接点は比較増巾器の一側に接続されている
。
れた電圧Ｖ と検出抵抗Ｒ□とＲ２によって分圧された
電圧ｖ１とが比較増巾器１３に導かれる様に抵抗Ｒ１と
Ｒ１２９分圧接点は比較増巾器１３の＋側に、抵抗Ｒ８
とＲ４の分圧接点は比較増巾器の一側に接続されている
。
先にも述べた様にサンプルパルス８がｗＱ、ｗ ｖｃ
すると、トランジスタ９は非導通となυ、トランジスタ
１１及びトランジスタ３は能動状態となり、サンプルア
ンドホールド回路１４で配慮され出力されている送圧の
抵抗Ｒ，３，Ｒ，、にょる分圧電圧ｖ、ヲ基準電圧とし
て、トランジスタ３が能動状態にある時の検出抵抗比０
．凡２による分圧電圧ｖ１とが比較増巾器１３で比軟さ
れ、その差電圧を増巾し、ベース抵抗１２を介してトラ
ンジスタ１１のコレクタ直流を制御し、その結果トラツ
クｘｐ３ｔｎべ−ｘ！圧１に制御し、トランジスタ３の
コレクタに定電”圧が出力される様に働くことになる。
すると、トランジスタ９は非導通となυ、トランジスタ
１１及びトランジスタ３は能動状態となり、サンプルア
ンドホールド回路１４で配慮され出力されている送圧の
抵抗Ｒ，３，Ｒ，、にょる分圧電圧ｖ、ヲ基準電圧とし
て、トランジスタ３が能動状態にある時の検出抵抗比０
．凡２による分圧電圧ｖ１とが比較増巾器１３で比軟さ
れ、その差電圧を増巾し、ベース抵抗１２を介してトラ
ンジスタ１１のコレクタ直流を制御し、その結果トラツ
クｘｐ３ｔｎべ−ｘ！圧１に制御し、トランジスタ３の
コレクタに定電”圧が出力される様に働くことになる。
以上のことからトランジスタ９，１１は、比較増巾器の
出力を制御電圧として電圧制御トランジスタ３に伝えた
り切り離したりするスイッチ回路として機能する。
出力を制御電圧として電圧制御トランジスタ３に伝えた
り切り離したりするスイッチ回路として機能する。
このトランジスタ３のコレクタに表われた定電圧がＡＰ
Ｄ７のバイアス電圧ｖＡであり、その平衡条件は バイアス電圧ｖＡはブレークダウン電圧■３以上になる
事はなく、又バイアス時の定電流ダイオード４の振るま
いは％ＡＰＤ７のインピーダンスが高インピーダンスと
なり、定電流ダイオード４に流れる電流は、定電流ダイ
オード４の定電流値よシ小さな直流となシ単に導通状態
になるのみで定電圧制御動作に影４Ｉを与えない。同１
は尚圧電諒回路（図示ぎず）よシの電源線であり、この
高圧電源電圧がトランジスタ３により電圧制御されてＡ
ＰＤ７にバイアス電圧として印加されていることになる
。
Ｄ７のバイアス電圧ｖＡであり、その平衡条件は バイアス電圧ｖＡはブレークダウン電圧■３以上になる
事はなく、又バイアス時の定電流ダイオード４の振るま
いは％ＡＰＤ７のインピーダンスが高インピーダンスと
なり、定電流ダイオード４に流れる電流は、定電流ダイ
オード４の定電流値よシ小さな直流となシ単に導通状態
になるのみで定電圧制御動作に影４Ｉを与えない。同１
は尚圧電諒回路（図示ぎず）よシの電源線であり、この
高圧電源電圧がトランジスタ３により電圧制御されてＡ
ＰＤ７にバイアス電圧として印加されていることになる
。
先にも述べた様に電流増巾率μは
定を保つことが出来ることになるが、上記説明より本発
明の場合 相当することになる。
明の場合 相当することになる。
従って必要な電流増巾率μはバイアス定数用の抵抗Ｒ３
，Ｒ４の比を適当な値にとることによって得られ、この
定数にの値を決定すればブレークダウン電圧の異なるＡ
ＰＤに対しても個々に調整する必要もなく、又ブレーク
ダウン電圧ＶＢの温度変化、に対しても一定の直流増巾
率μが保障される。
，Ｒ４の比を適当な値にとることによって得られ、この
定数にの値を決定すればブレークダウン電圧の異なるＡ
ＰＤに対しても個々に調整する必要もなく、又ブレーク
ダウン電圧ＶＢの温度変化、に対しても一定の直流増巾
率μが保障される。
以上説明したごとく本発明の回路構成を使用すれば、簡
素な回路構成により個々のＡＰＤの特性の違いに対して
も無調整形のバイアス回路が可能となり、その効果は非
常に大きい。
素な回路構成により個々のＡＰＤの特性の違いに対して
も無調整形のバイアス回路が可能となり、その効果は非
常に大きい。
第１図は本発明の一実施例の回路図である。
ｘ：’ｉｔ源線 ２：バイアス抵抗 ３：電圧制御
トランジスター ４：定電流ダイオード５．６二分圧
回路 ７：アバランシェ・フォトダイオード（ＡＰＤ
） ８：サンプルパルス線９ニスイツチングトラン
ジスタ １１ニドライバートランジスタ １２：ベ
ース抵抗１３：比較増巾器 ｔａ：サンプルアンドホ
ールド回路 才１圏
トランジスター ４：定電流ダイオード５．６二分圧
回路 ７：アバランシェ・フォトダイオード（ＡＰＤ
） ８：サンプルパルス線９ニスイツチングトラン
ジスタ １１ニドライバートランジスタ １２：ベ
ース抵抗１３：比較増巾器 ｔａ：サンプルアンドホ
ールド回路 才１圏
Claims (1)
- 【特許請求の範囲】 １ 受光時間と休止時間を設は且つアバランシェ・フォ
トダイオード（以下ＡＰＤという）を受光、累子とした
受光装置のＡＰＤのバイアス回路において、定電流ダイ
オード（４）ヲ介して上記ＡＰＤに接続される電圧制御
トランジスタ（３）と、定電流ダイオード（４）のカソ
ードに接続された分圧回路（５］と、休止時間に出力さ
れるサンプルパルスによって制御され該分圧回路（５）
の出力を入力とするサンプルアンドホールド回路（１４
）と、該サンプルアンドホールド回路の出力に接続され
た分圧回路（６）と、該分圧回路（６）の出力と該分圧
回路（５）の出力を゛比較増巾する比較増巾器（１３）
と、該正較壇巾器の出力を制御電圧として電圧制御トラ
ンジスタ（３）に伝え九り切りｍｉｎ九りする上記サン
プルパルスにより制御されるスイッチ回路とよシなるＡ
ＰＤバイアス回路。 ２ 定電流ダイオードの代シに延界効朱トランジスタに
よる定電流回路を用いたこと（ｉｌ−％似とする特許請
求の範囲第１項記載のＡＰＤバイアス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136658A JPS5838041A (ja) | 1981-08-31 | 1981-08-31 | Ａｐｄバイアス回路 |
| US06/411,079 US4479052A (en) | 1981-08-31 | 1982-08-24 | Avalanche photo-diode bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136658A JPS5838041A (ja) | 1981-08-31 | 1981-08-31 | Ａｐｄバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5838041A true JPS5838041A (ja) | 1983-03-05 |
| JPS6157746B2 JPS6157746B2 (ja) | 1986-12-08 |
Family
ID=15180468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136658A Granted JPS5838041A (ja) | 1981-08-31 | 1981-08-31 | Ａｐｄバイアス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4479052A (ja) |
| JP (1) | JPS5838041A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61502996A (ja) * | 1984-04-26 | 1986-12-18 | アルカテル・エヌ・ブイ | 光受信装置 |
| JPS63144737U (ja) * | 1987-03-13 | 1988-09-22 | ||
| JPS6428036U (ja) * | 1987-08-10 | 1989-02-17 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2540625A1 (fr) * | 1983-02-04 | 1984-08-10 | Somfy | Capteur d'intensite lumineuse |
| FR2571148B1 (fr) * | 1984-09-28 | 1987-01-02 | Electricite De France | Detecteur de faisceau lumineux a photodiode a circuit de reglage du point de fonctionnement |
| IT1185878B (it) * | 1985-08-09 | 1987-11-18 | Sgs Microelettronica Spa | Circuito antisaturazione per transistore pnp integrato con caratteristica di intervento definibile secondo una funzione prefissata |
| NL8701472A (nl) * | 1987-06-24 | 1989-01-16 | Philips Nv | Geintegreerde schakeling met meegeintegreerde, voedingsspanningsverlagende spanningsregelaar. |
| IT1229945B (it) * | 1988-10-20 | 1991-09-17 | Consiglio Nazionale Ricerche | Circuito di spegnimento attivo per fotodiodi a semiconduttore a valanga per singoli fotoni, adatto per il funzionamento con fotodiodo in posizione remota |
| GB8906650D0 (en) * | 1989-03-22 | 1989-05-04 | Harley Phillip E | Electronic quenching circuit |
| US5229709A (en) * | 1990-06-29 | 1993-07-20 | U.S. Philips Corp. | Integrated circuit with temperature compensation |
| US5933042A (en) * | 1997-07-01 | 1999-08-03 | Eg&G Canada, Ltd. | Active quench circuit for an avalanche current device |
| JP3839574B2 (ja) * | 1998-01-12 | 2006-11-01 | 株式会社沖コムテック | アバランシェフォトダイオード用バイアス電圧制御回路およびその調整方法 |
| US6188059B1 (en) | 1998-01-30 | 2001-02-13 | Sumitomo Electric Industries, Ltd. | Photocurrent monitor circuit and optical receiver |
| US20050224697A1 (en) * | 2004-04-08 | 2005-10-13 | Naoki Nishiyama | Light-receiving circuit capable of expanding a dynamic range of an optical input |
| JP4501612B2 (ja) * | 2004-09-15 | 2010-07-14 | 住友電気工業株式会社 | バイアス制御回路 |
| US8089037B2 (en) * | 2008-09-16 | 2012-01-03 | Siemens Medical Solutions Usa, Inc. | Real-time gain compensation for photo detectors based on energy peak detection |
| JP5747532B2 (ja) * | 2011-02-01 | 2015-07-15 | 住友電気工業株式会社 | 光受信器 |
| US8901475B1 (en) | 2012-06-29 | 2014-12-02 | Adtran, Inc. | Avalanche photodiode biasing system including a current mirror, voltage-to-current converter circuit, and a feedback path sensing an avalanche photodiode voltage |
| TWI544303B (zh) | 2015-01-30 | 2016-08-01 | 財團法人工業技術研究院 | 單光子雪崩光電二極體的超額偏壓控制系統與方法 |
| CN107024288A (zh) * | 2016-01-29 | 2017-08-08 | 苏州超锐微电子有限公司 | 一种应用于单光子探测器的淬灭和限流电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547181Y2 (ja) * | 1973-07-06 | 1979-04-04 | ||
| US4001614A (en) * | 1975-08-27 | 1977-01-04 | Hughes Aircraft Company | Bias circuit for a photo-avalanche diode |
| US4181863A (en) * | 1976-04-03 | 1980-01-01 | Ferranti Limited | Photodiode circuit arrangements |
| US4438348A (en) * | 1978-10-06 | 1984-03-20 | Harris Corporation | Temperature compensated avalanche photodiode optical receiver circuit |
-
1981
- 1981-08-31 JP JP56136658A patent/JPS5838041A/ja active Granted
-
1982
- 1982-08-24 US US06/411,079 patent/US4479052A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61502996A (ja) * | 1984-04-26 | 1986-12-18 | アルカテル・エヌ・ブイ | 光受信装置 |
| JPS63144737U (ja) * | 1987-03-13 | 1988-09-22 | ||
| JPS6428036U (ja) * | 1987-08-10 | 1989-02-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6157746B2 (ja) | 1986-12-08 |
| US4479052A (en) | 1984-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5838041A (ja) | Ａｐｄバイアス回路 | |
| US5539779A (en) | Automatic offset control circuit for digital receiver | |
| US5430765A (en) | Digital data receiver having DC offset cancelling preamplifier and dual-mode transimpedance amplifier | |
| US5038055A (en) | Peak level detecting device and method | |
| US3934173A (en) | Circuit arrangement for generating a deflection current through a coil for vertical deflection in a display tube | |
| US4603299A (en) | Constant duty cycle peak detector | |
| JPH0342548B2 (ja) | ||
| US3064144A (en) | Bipolar integrator with diode bridge discharging circuit for periodic zero reset | |
| US5406221A (en) | Video amplifier circuit with gain and alignment control | |
| CN115483894A (zh) | 功率放大器 | |
| US5477185A (en) | IC amplifier with saturation detection | |
| US7095275B2 (en) | BTL amplifier capable of providing stability of offset compensation | |
| US3497822A (en) | Bias control circuit for pulse power transistor amplifiers to stabilize the quiescent current therein | |
| JP2740211B2 (ja) | 映像信号補正回路 | |
| EP0680144B1 (en) | Receiver arrangement | |
| US5155395A (en) | Filter circuit comprising an amplifier and a capacitor | |
| JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
| JPS6468664A (en) | Peak holding circuit | |
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| JPH079482Y2 (ja) | ガンマ補正回路 | |
| JPS63283218A (ja) | 自動利得制御増幅回路 | |
| JPH0733022U (ja) | 電力増幅器のバイアス回路 | |
| JPH04254767A (ja) | ボトムホールド回路 | |
| JPH071637B2 (ja) | サンプル・ホールド回路 | |
| JPH02156755A (ja) | 光受信器 |