JPS5837962A - ゲ−ト補助タ−ンオフサイリスタ - Google Patents
ゲ−ト補助タ−ンオフサイリスタInfo
- Publication number
- JPS5837962A JPS5837962A JP13645181A JP13645181A JPS5837962A JP S5837962 A JPS5837962 A JP S5837962A JP 13645181 A JP13645181 A JP 13645181A JP 13645181 A JP13645181 A JP 13645181A JP S5837962 A JPS5837962 A JP S5837962A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary
- semiconductor region
- thyristor
- gate electrode
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高周波サイリスク、特にゲート補助ターンオフ
サイリスタ（以下、ＧＡＴＴと略す）の改良に関する。
サイリスタ（以下、ＧＡＴＴと略す）の改良に関する。
近来、サイリスタ式の高周波電源装置の広範囲な実用化
が急速に進みつつあり、サイリスクのより一層の高周波
化、大容量化が必要となっている。
が急速に進みつつあり、サイリスクのより一層の高周波
化、大容量化が必要となっている。
特に薄板の高周波焼入れ用などを始めとする高周波イン
バータにおいては、効率の向上、可聴周波数外へ動作周
波数を上げることによる騒音防止などの観点から、高い
周波数領域、例えば２０ＫＨｚ程度の大容量サイリスク
インバータの実現が望まれており、２０ｘａｚ程度の高
周波領域で使用できる高周波サイリスクが要求されてき
ている。ところで、 ２０ＫＨ２の周波数で使用する場
合、ターンオフ時間は４μ８程度でなければならないっ 周知のように、高周波ブイリスクのうちＧ ＡＴＴは、
サイリスクの転流ターンオフ時にゲート・陰極間に逆バ
イアス電圧を印加し、強制的にベース層のキャリアをゲ
ートから吸い出し、ターンオフ時間を短縮させるもので
あるから、（）ＡＴＴは高耐圧、大容量での高周波化に
有利であり、ターンオフ時間を数μＢまで短縮すること
ができる。したがって、ターンオフ時間からは、２０Ｋ
ＨｚのＧＡＴＴは実現可能である。
バータにおいては、効率の向上、可聴周波数外へ動作周
波数を上げることによる騒音防止などの観点から、高い
周波数領域、例えば２０ＫＨｚ程度の大容量サイリスク
インバータの実現が望まれており、２０ｘａｚ程度の高
周波領域で使用できる高周波サイリスクが要求されてき
ている。ところで、 ２０ＫＨ２の周波数で使用する場
合、ターンオフ時間は４μ８程度でなければならないっ 周知のように、高周波ブイリスクのうちＧ ＡＴＴは、
サイリスクの転流ターンオフ時にゲート・陰極間に逆バ
イアス電圧を印加し、強制的にベース層のキャリアをゲ
ートから吸い出し、ターンオフ時間を短縮させるもので
あるから、（）ＡＴＴは高耐圧、大容量での高周波化に
有利であり、ターンオフ時間を数μＢまで短縮すること
ができる。したがって、ターンオフ時間からは、２０Ｋ
ＨｚのＧＡＴＴは実現可能である。
本発明の目的とする々ころは、ＧＡＴＴ構造のサイリス
タにおいて、その高周波化をはかる上での障害を明らか
にし、その解決策を与え、２０ＫＨ２程度の高周波で使
用できるＧＡＴＴを提供しようとするものである。
タにおいて、その高周波化をはかる上での障害を明らか
にし、その解決策を与え、２０ＫＨ２程度の高周波で使
用できるＧＡＴＴを提供しようとするものである。
以Ｆ１図を参照しながら詳細に説明する。第１図は高周
波用ＧＡＴＴの基本構成図である。図中（１）は２１層
、（２）けｎＢ層、（３）ｔｌｉＰａ層、（４）はｎＥ
層、（５）は補助サイリスタのｎＥ層、（６）はＪｌ接
合、（７）ＦｉＪｚ接合、（８）けＪ３接合、（９）は
補助サイリスタのＪ３’接合、（］ｏ）は陰極、（１１
）はダート電極、（１２）は補助ダート電極、（１３）
は補助サイリスクの陰極、（１４）はバイパスダイオー
ド、（１５）は陽極、（ａ）Ｒ補助サイリスク部、（１
））は主サイリスク部、（０）はゲート回路の主要部で
ある。ゲート回路部（Ｃ）のＳＷＩおよヒＳＷ２は、そ
れぞれターンオフおよびターンオフ時に使用するスイッ
チである。なお、ｎＥ層（５）はゲート電極（１１）と
は離れた位置でゲート電極（１１）を取り囲むように形
成され、補助ゲート電極（１２）は補助サイリスクの陰
極（１３）とは離れた位置で上記陰極（１３）を少なく
とも取り囲むように形成され、ｎＥ層（４）は補助ゲー
ト電極とは離れた位置でこの補助ゲート電極の周縁に沿
ってこれを取り囲むように形成されている。
波用ＧＡＴＴの基本構成図である。図中（１）は２１層
、（２）けｎＢ層、（３）ｔｌｉＰａ層、（４）はｎＥ
層、（５）は補助サイリスタのｎＥ層、（６）はＪｌ接
合、（７）ＦｉＪｚ接合、（８）けＪ３接合、（９）は
補助サイリスタのＪ３’接合、（］ｏ）は陰極、（１１
）はダート電極、（１２）は補助ダート電極、（１３）
は補助サイリスクの陰極、（１４）はバイパスダイオー
ド、（１５）は陽極、（ａ）Ｒ補助サイリスク部、（１
））は主サイリスク部、（０）はゲート回路の主要部で
ある。ゲート回路部（Ｃ）のＳＷＩおよヒＳＷ２は、そ
れぞれターンオフおよびターンオフ時に使用するスイッ
チである。なお、ｎＥ層（５）はゲート電極（１１）と
は離れた位置でゲート電極（１１）を取り囲むように形
成され、補助ゲート電極（１２）は補助サイリスクの陰
極（１３）とは離れた位置で上記陰極（１３）を少なく
とも取り囲むように形成され、ｎＥ層（４）は補助ゲー
ト電極とは離れた位置でこの補助ゲート電極の周縁に沿
ってこれを取り囲むように形成されている。
第１図に示したバイパスダイオード（１４）は、次に述
べる理由から接続されている。高周波サイリスタでは、
スイッチング損失のうちターンオシ損失が主要部分を占
めるので、初期ターンオン領域を拡大し、ターンオン損
失を減らさせるために、陰極エミッタｎＫに対向するゲ
ート電極が極めて長くとられている。例えば、１０ｘａ
ｚの高周波サイリスクでは、４５傳以上必要である。し
かし、この長い陰極エミッタの周辺をゲート電流のみで
均一にターンオンさせることは困難である。このため−
、第１図に示したような補助サイリスク（ＩＩＬ）が設
けられている。ところ、で、このような補助サイリスタ
を設けたＧＡＴＴ構造において、ターンオフ期間中、ゲ
ート電極（１１）と陰極（１０）の間に逆電圧が印加さ
れると、主サイリスク部（ｂ）の残留キャリアは、接合
Ｊ ａ （８）および接合Ｊ Ｓ （９３下のＦＢ層（
３）を通って、ゲート電極（１１）に集められる。しか
し、補助サイリスタの陰極エミッタ（５）の幅は比較的
大きいため、補助サイリスク部（ａ）のＰａ層り３）の
横方向抵抗ＲＡが太きく、この部分の電圧降下が大きく
なるので、接合Ｊ ３（８）が充分逆バイアスされなく
なる。すなわち、ＧＡＴＴ機能が果せなくなる。このた
め、第１１４）を接続したものである。・くイバスダイ
オード（１４）が接続されると、第１図に示すように、
このバイパスダイオード（１４）を通って主サイリスタ
部の残留キャリアがゲート電極（１１）に吸い出される
。
べる理由から接続されている。高周波サイリスタでは、
スイッチング損失のうちターンオシ損失が主要部分を占
めるので、初期ターンオン領域を拡大し、ターンオン損
失を減らさせるために、陰極エミッタｎＫに対向するゲ
ート電極が極めて長くとられている。例えば、１０ｘａ
ｚの高周波サイリスクでは、４５傳以上必要である。し
かし、この長い陰極エミッタの周辺をゲート電流のみで
均一にターンオンさせることは困難である。このため−
、第１図に示したような補助サイリスク（ＩＩＬ）が設
けられている。ところ、で、このような補助サイリスタ
を設けたＧＡＴＴ構造において、ターンオフ期間中、ゲ
ート電極（１１）と陰極（１０）の間に逆電圧が印加さ
れると、主サイリスク部（ｂ）の残留キャリアは、接合
Ｊ ａ （８）および接合Ｊ Ｓ （９３下のＦＢ層（
３）を通って、ゲート電極（１１）に集められる。しか
し、補助サイリスタの陰極エミッタ（５）の幅は比較的
大きいため、補助サイリスク部（ａ）のＰａ層り３）の
横方向抵抗ＲＡが太きく、この部分の電圧降下が大きく
なるので、接合Ｊ ３（８）が充分逆バイアスされなく
なる。すなわち、ＧＡＴＴ機能が果せなくなる。このた
め、第１１４）を接続したものである。・くイバスダイ
オード（１４）が接続されると、第１図に示すように、
このバイパスダイオード（１４）を通って主サイリスタ
部の残留キャリアがゲート電極（１１）に吸い出される
。
従来、このバイパスダイオードには、逆回復時間ｔｒｒ
が１０μＢ の通常のダイオードが使用されている。
が１０μＢ の通常のダイオードが使用されている。
さて、この構造のＧＡＴＴに高周波電流を通電し、その
動作周波数を上げていくと、ＩＱＫＨ２を越えはじめた
ところでターンオフ失敗を生じる現象がみられ、この現
象が数１０ＫＨ２以上の高周波ＧＡＴＴを実現する上で
の障害となる。この原因は、次のように考えられる。第
１図において、陽極電流力；しゃ断された後、スイッチ
ＳＷ２が閉じられてダート・陰極Ｇ−に間に逆）＜イア
スが印加され、陽極・陰極Ａ−に間に再印加オフ電圧か
加えられると、残留キャリア１Ｄはノイイバスダイオー
ド（１４）を通ってゲート回路（Ｑ）に流れ込むか、そ
の後は、）＜イバスダイオード（１４）に蓄積された過
剰電荷はＧＡＴＴのオフ期間中、再結合によって除々に
減少していく。この減少時間内に、第２図に示すように
ＳＷｌを閉じて次のターンオン時のゲート電獣り力玉流
れはじめると、このゲート電流１Ｄは、／（イ／くスタ
゛イオード（１４）の逆回復電流として直接補助ゲート
電極（１２）に分流し、ゲート電極（１１）に流れるべ
き電流が減少する。すなわち、バイパスダイオード（１
４）の逆回復時間ｔｒｒに相当する期間、ゲート電流の
立上り率ｄ ｉ ｃ／ｄ ｔが減少し、初期ターンオン
領域が狭められ、その結果いわゆるホットスポットが生
じる。このため、素子の温度が著しく上昇し、それとと
もにターンオフ時間が長くなり、ターンオフ失敗に至る
という現象が生じる。したがって、この問題を解決する
ためには、バイパスダイオード（１４）の逆回復時間を
短縮し、ターンオ一時のゲート電流ＩＧの補助ゲート電
極（１２）への分流を防止すればよいと考えられる。こ
のことを確認するために、バイパスダイオード（１４）
の逆回復時間をａ（ｔｒｒ＝Ｑ、５μＢ ）、ｂ（ｔｒ
ｒ＝２μＥｌ）、ｃ（ｔ、ｒｒ＝ＩＵμＢ）の３櫨類に
変えて、オフ電圧印加時間を短くしていったときのター
ンオフ時間の変化を調べた。その実験結果を第３図に示
す。
動作周波数を上げていくと、ＩＱＫＨ２を越えはじめた
ところでターンオフ失敗を生じる現象がみられ、この現
象が数１０ＫＨ２以上の高周波ＧＡＴＴを実現する上で
の障害となる。この原因は、次のように考えられる。第
１図において、陽極電流力；しゃ断された後、スイッチ
ＳＷ２が閉じられてダート・陰極Ｇ−に間に逆）＜イア
スが印加され、陽極・陰極Ａ−に間に再印加オフ電圧か
加えられると、残留キャリア１Ｄはノイイバスダイオー
ド（１４）を通ってゲート回路（Ｑ）に流れ込むか、そ
の後は、）＜イバスダイオード（１４）に蓄積された過
剰電荷はＧＡＴＴのオフ期間中、再結合によって除々に
減少していく。この減少時間内に、第２図に示すように
ＳＷｌを閉じて次のターンオン時のゲート電獣り力玉流
れはじめると、このゲート電流１Ｄは、／（イ／くスタ
゛イオード（１４）の逆回復電流として直接補助ゲート
電極（１２）に分流し、ゲート電極（１１）に流れるべ
き電流が減少する。すなわち、バイパスダイオード（１
４）の逆回復時間ｔｒｒに相当する期間、ゲート電流の
立上り率ｄ ｉ ｃ／ｄ ｔが減少し、初期ターンオン
領域が狭められ、その結果いわゆるホットスポットが生
じる。このため、素子の温度が著しく上昇し、それとと
もにターンオフ時間が長くなり、ターンオフ失敗に至る
という現象が生じる。したがって、この問題を解決する
ためには、バイパスダイオード（１４）の逆回復時間を
短縮し、ターンオ一時のゲート電流ＩＧの補助ゲート電
極（１２）への分流を防止すればよいと考えられる。こ
のことを確認するために、バイパスダイオード（１４）
の逆回復時間をａ（ｔｒｒ＝Ｑ、５μＢ ）、ｂ（ｔｒ
ｒ＝２μＥｌ）、ｃ（ｔ、ｒｒ＝ＩＵμＢ）の３櫨類に
変えて、オフ電圧印加時間を短くしていったときのター
ンオフ時間の変化を調べた。その実験結果を第３図に示
す。
図から明らかなように、Ｃの場合は、オフ電圧印加時間
が２０μ８ 前後が２０μ日 前後でターンオフ時間が
長くなりけじめ、ｂの場合Ｖｉ１５μｓ、ａの場合は１
０μＢ までほとんど変化がない。ｔｆｃ、ｃの場合に
ついて、ゲート電流波形を調べると第４図のようになっ
ている。すなわち、オフ電圧印加時間が５０μＢ程度で
は、同図（ＩｉＬ）のようになっており、ゲート電流上
昇率ｃｌｉｃ／ａｔの大きい波形であるが、２０μＢ程
度になると、同図（ｂ）のようにｄｉｃ／ｄｔ が小
さい波形となっている。また、ａの場合では、オフ電圧
印加時間が１０μＢ程度でも第４図（ａ）の波形のまま
であることを確認し−だ。したがって、２０Ｋａｇ、５
０９６ｄｕ ｔ７ （’） ｔ １５１Ｅ ｔ” Ａ
ｉ［スル４ｈ 合、オフ電圧印加時間は通常的２０μｓ
であるので、バイパスダイオード（１４）に逆回復時間
ｔｒｒが２μＢ以丁のものを使用すれば、ゲート電流の
補助ゲート電極（１２）への分流が防止でき、ターンオ
フ失敗を生じさせないと考えられる。実際、バイパスダ
イオード（１４）にｔｒｒｚ２μｉｉのダイオードを用
いて、２０ＫＨ２，５０％ｄｕｔｙ の方形波電流を通
電したところ、ターンオフ失敗を生じないことを確認し
た。
が２０μ８ 前後が２０μ日 前後でターンオフ時間が
長くなりけじめ、ｂの場合Ｖｉ１５μｓ、ａの場合は１
０μＢ までほとんど変化がない。ｔｆｃ、ｃの場合に
ついて、ゲート電流波形を調べると第４図のようになっ
ている。すなわち、オフ電圧印加時間が５０μＢ程度で
は、同図（ＩｉＬ）のようになっており、ゲート電流上
昇率ｃｌｉｃ／ａｔの大きい波形であるが、２０μＢ程
度になると、同図（ｂ）のようにｄｉｃ／ｄｔ が小
さい波形となっている。また、ａの場合では、オフ電圧
印加時間が１０μＢ程度でも第４図（ａ）の波形のまま
であることを確認し−だ。したがって、２０Ｋａｇ、５
０９６ｄｕ ｔ７ （’） ｔ １５１Ｅ ｔ” Ａ
ｉ［スル４ｈ 合、オフ電圧印加時間は通常的２０μｓ
であるので、バイパスダイオード（１４）に逆回復時間
ｔｒｒが２μＢ以丁のものを使用すれば、ゲート電流の
補助ゲート電極（１２）への分流が防止でき、ターンオ
フ失敗を生じさせないと考えられる。実際、バイパスダ
イオード（１４）にｔｒｒｚ２μｉｉのダイオードを用
いて、２０ＫＨ２，５０％ｄｕｔｙ の方形波電流を通
電したところ、ターンオフ失敗を生じないことを確認し
た。
以上の説明から明らかなように、本発明は、バイパスダ
イオードに逆回復時間の短いダイオードを使用して、１
６ＫＨｚ以上の高周波通電を可能にしようとしたもので
ある。ダイオードの逆回復時間は、動作周波期によって
かえねばならないが、例えば、？、ＱＫＨｚ、５０％ｄ
ｕｔｙで通電する場合、少なくとも逆回復時間ｔｒｒが
２μＢ以丁のものを使用しなければならない。
イオードに逆回復時間の短いダイオードを使用して、１
６ＫＨｚ以上の高周波通電を可能にしようとしたもので
ある。ダイオードの逆回復時間は、動作周波期によって
かえねばならないが、例えば、？、ＱＫＨｚ、５０％ｄ
ｕｔｙで通電する場合、少なくとも逆回復時間ｔｒｒが
２μＢ以丁のものを使用しなければならない。
第１図および第２図は高周波用ＧＡＴＴの前作状態を説
明するための基本構成図、第３図は・くイバスダイオー
ドの逆回復時間ｆ、変えたときのオフ電圧印加時間とタ
ーンオフ時間の関係を示す特性図、第４図はオフ電圧印
加時間を変えた時のゲート電流波形図である。 図において、（１）は第１の半導体領域、（２）は第２
の半導体領域、（３）は第３の半導体領域、（４）は第
５の半導体領域、（５）は＠４の半導体領域、（９）は
ｐｎ接合、（１１）はゲート電極、（１２）は補助ダー
ト電極、 （１３）ｌ’ｔオーミック電極、（１４）は
ダイオードである０ 第１図 に 第２図 第３図 オフ電圧ｆＰＤｒｙｎｔ用（μδ） 第４図 定 釣７％Ｉ（μＳ） ？ 杓Ａ１１（μＳ） 手続補正書（自発） １１許庁艮官殿 １、・１目′［の表示 特願昭 ５６−１８６４
５１号／ ２、発明の名称 ゲート補助ターンオフサイリス
タ ３、抽ＩＩＥをする者 ／τ−へ
明するための基本構成図、第３図は・くイバスダイオー
ドの逆回復時間ｆ、変えたときのオフ電圧印加時間とタ
ーンオフ時間の関係を示す特性図、第４図はオフ電圧印
加時間を変えた時のゲート電流波形図である。 図において、（１）は第１の半導体領域、（２）は第２
の半導体領域、（３）は第３の半導体領域、（４）は第
５の半導体領域、（５）は＠４の半導体領域、（９）は
ｐｎ接合、（１１）はゲート電極、（１２）は補助ダー
ト電極、 （１３）ｌ’ｔオーミック電極、（１４）は
ダイオードである０ 第１図 に 第２図 第３図 オフ電圧ｆＰＤｒｙｎｔ用（μδ） 第４図 定 釣７％Ｉ（μＳ） ？ 杓Ａ１１（μＳ） 手続補正書（自発） １１許庁艮官殿 １、・１目′［の表示 特願昭 ５６−１８６４
５１号／ ２、発明の名称 ゲート補助ターンオフサイリス
タ ３、抽ＩＩＥをする者 ／τ−へ
Claims (1)
- 第１の導電型を有する第１の半導体領域、この第１の半
導体領域の一側に隣接し、第２の導電型を有する第２の
半導体領域、この第２の半導体領域に隣接し、第１の導
電型を有する第３の半導体領域、この第３の半導体領域
にオーミック接触されたゲート電極、このダート電極さ
け離りた位置で上記第３の半導体領域内に形成された第
２の導電型を有する′第４の半導体領域、この第４の半
導体領域と上記第３の半導体領域とが成すＰＮ接合を短
絡するオーミック電極、とのオーミック電極とは離れた
位置で上記第３の半導体領域にオーミック接触された補
助ダート電極、この補助ゲート電極とけ離れた位置で上
記第３の半導体領域内に形成された第２の導電型を有す
る第５の半導体領域、上記補助ゲート電極と上記ゲート
電極の間に上記ＰＮ接合と逆並列に接続され、逆回復時
間が２μθ以下のダイオードを備えたゲート補助ターン
オフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13645181A JPS5837962A (ja) | 1981-08-28 | 1981-08-28 | ゲ−ト補助タ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13645181A JPS5837962A (ja) | 1981-08-28 | 1981-08-28 | ゲ−ト補助タ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837962A true JPS5837962A (ja) | 1983-03-05 |
Family
ID=15175411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13645181A Pending JPS5837962A (ja) | 1981-08-28 | 1981-08-28 | ゲ−ト補助タ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837962A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149986A (en) * | 1976-06-08 | 1977-12-13 | Mitsubishi Electric Corp | Semiconductor device and its production |
| JPS52155981A (en) * | 1976-06-19 | 1977-12-24 | Mitsubishi Electric Corp | Thyristor device |
| JPS541636A (en) * | 1977-06-06 | 1979-01-08 | Ricoh Co Ltd | Electrophotographic developing device |
-
1981
- 1981-08-28 JP JP13645181A patent/JPS5837962A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149986A (en) * | 1976-06-08 | 1977-12-13 | Mitsubishi Electric Corp | Semiconductor device and its production |
| JPS52155981A (en) * | 1976-06-19 | 1977-12-24 | Mitsubishi Electric Corp | Thyristor device |
| JPS541636A (en) * | 1977-06-06 | 1979-01-08 | Ricoh Co Ltd | Electrophotographic developing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444081B2 (ja) | ダイオード及び電力変換装置 | |
| EP0063749B1 (en) | Composite circuit for power semiconductor switching | |
| EP2365532B1 (en) | Semiconductor device and power converter using it | |
| US4791470A (en) | Reverse conducting gate turn-off thyristor device | |
| JPS6019147B2 (ja) | ゲ−ト・タ−ン・オフ・サイリスタ | |
| EP0041769B1 (en) | Transistor chopper circuits | |
| US4107551A (en) | Thyristor turn-off system | |
| JPS5837962A (ja) | ゲ−ト補助タ−ンオフサイリスタ | |
| JP2954124B2 (ja) | 超電導限流素子 | |
| WO2003105212A1 (en) | Double side igbt phase leg architecture and clocking method for reduced turn on loss | |
| JP4079561B2 (ja) | スパッタ用電源 | |
| JPH07288456A (ja) | 半導体装置の過電圧クランプ回路 | |
| US4581626A (en) | Thyristor cathode and transistor emitter structures with insulator islands | |
| JPH0983326A (ja) | 半導体回路およびその駆動方法並びに半導体素子 | |
| US4687950A (en) | Thyristor commutation circuit | |
| CA1037613A (en) | Method of aligning edges of emitter and its metalization in a semiconductor device | |
| JPS6135618A (ja) | 半導体パワースイツチ | |
| JPS6399568A (ja) | 半導体装置 | |
| Takahashi et al. | How to get 99% inverter efficiency | |
| EP0243844A2 (en) | Method and circuit for gated turn-off of a thyristor | |
| JP3216432B2 (ja) | 電力変換装置 | |
| JP2861068B2 (ja) | 静電誘導形サイリスタの制御回路 | |
| EP0905873A2 (en) | Controlled diode or body diode recovery circuit | |
| JP3048507B2 (ja) | Ｇｔｏのゲート回路 | |
| JP3149054B2 (ja) | 自己保護機能を有する半導体デバイス |