JPS5833888A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS5833888A JPS5833888A JP13314081A JP13314081A JPS5833888A JP S5833888 A JPS5833888 A JP S5833888A JP 13314081 A JP13314081 A JP 13314081A JP 13314081 A JP13314081 A JP 13314081A JP S5833888 A JPS5833888 A JP S5833888A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- active layer
- insulating substrate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体レーザに関する。
半導体レーザには、槙々の点で、像間ｆＩｔ″ｄＬｆｌ
ｔ。
ｔ。
で動作し得ることが望諌れてい之。この為従来、半導体
活性層かストライプ状に形成され、そのストライプ状の
半導体活性層が、その側面−より、その半導体活性層に
比し低い屈折率を有する半導体埋込層にて埋込まれ、一
方半導体埋込階内に、半導体活性層に作動電流を供給す
る為のバイアス電源によって逆バイアスされるＰＮ接合
が形成され、依って半導体活性層にバイアス電源より作
動電流を狭窄して流し、又これによって得られる光を半
導体活性層内に閉込める様になされた構成を有するもの
が提案されているＯ 然し乍ら、Ｍ６９Ｅ米の半導体レーザの場合、レーザ光
を大なる出力を以って侍べく、半導体活性層に、バイア
ス電源より供給する作動電流を大とすれば、これに応じ
てバイアス電源の電圧を高くするを賛するので、半導体
埋込場内に形成せるＰＮｉ合にかかる逆バイアス電圧が
高くなり、その結果、半導体埋込層に、それに形成せる
ＰＮ接合を造る漏れ電流か生じたり、ある場合は、ＰＮ
ｆＩｉ合にブレーフタ“ランが生ずる光を、大なる出力
を以って且高い発光効率を以って、得ることに一定の限
度を有していたと共に、千尋体堀込層内にＰＮ接合を通
って流れる漏れ′ｗＩＬｆＩＬの為に、内部にジュール
熱が発生し、これにより半導体レーザの劣化か促進され
る等の欠点を有していた。
活性層かストライプ状に形成され、そのストライプ状の
半導体活性層が、その側面−より、その半導体活性層に
比し低い屈折率を有する半導体埋込層にて埋込まれ、一
方半導体埋込階内に、半導体活性層に作動電流を供給す
る為のバイアス電源によって逆バイアスされるＰＮ接合
が形成され、依って半導体活性層にバイアス電源より作
動電流を狭窄して流し、又これによって得られる光を半
導体活性層内に閉込める様になされた構成を有するもの
が提案されているＯ 然し乍ら、Ｍ６９Ｅ米の半導体レーザの場合、レーザ光
を大なる出力を以って侍べく、半導体活性層に、バイア
ス電源より供給する作動電流を大とすれば、これに応じ
てバイアス電源の電圧を高くするを賛するので、半導体
埋込場内に形成せるＰＮｉ合にかかる逆バイアス電圧が
高くなり、その結果、半導体埋込層に、それに形成せる
ＰＮ接合を造る漏れ電流か生じたり、ある場合は、ＰＮ
ｆＩｉ合にブレーフタ“ランが生ずる光を、大なる出力
を以って且高い発光効率を以って、得ることに一定の限
度を有していたと共に、千尋体堀込層内にＰＮ接合を通
って流れる漏れ′ｗＩＬｆＩＬの為に、内部にジュール
熱が発生し、これにより半導体レーザの劣化か促進され
る等の欠点を有していた。
依って本発明は、上述せる欠点のない新規な半導体レー
ザを提案せんとするもので、以下峰述する所より明らか
となるであろう。
ザを提案せんとするもので、以下峰述する所より明らか
となるであろう。
ａｌ！１図及び第２図は、本発ＢＡｔこよる半導体レー
ザの一例を示し、例えばＦｅのドーグされた単結晶Ｉｎ
Ｐ基板でなる、絶縁性基＆１を有する。
ザの一例を示し、例えばＦｅのドーグされた単結晶Ｉｎ
Ｐ基板でなる、絶縁性基＆１を有する。
この場合絶縁性基＆１は、互に平行に相対向する第１及
び第２の王ｌ１ｆｉ２及び６と、互に平行に相対向する
第１及び第２の端面４及び５とを有する。
び第２の王ｌ１ｆｉ２及び６と、互に平行に相対向する
第１及び第２の端面４及び５とを有する。
而して絶縁性基板１にその工面２より端ｄ７ｊＪ４及び
５間にストライプ状に延長せる溝６が形成されている。
５間にストライプ状に延長せる溝６が形成されている。
又溝６内に１例えばＮ型の第１の半導体クラッド層７と
、Ｎ型又はＰ型図に於てはＮ型の半導体活性層８と、Ｐ
型の第２の半導体クラッド層９とが、それ等の順に工面
′！Ｉ＠より積層体１３を形成すべ（積層して、且溝６
を埋設して配されている。この場合積層体１３は端面４
及び５側に互に平行に相対向するファプリペｐ−の反射
面１４及び１５を形成している。半導体クラッド層７及
び９を共にＩｎＰでなる半導体でなるものとし得、又半
導体活性層８を、半導体クラッド層７及び９と同じ格子
定数を有する組成のＧａＩｎＡｓＰ系でなる半導体でな
るものとし得る・ 更に絶縁性基板１に、その工面３１Ｉより半導体クラッ
ド層７に達する凹所１０が形成され、而して半導体クラ
ッド層７に、凹所１０１１１より、その凹所１０の内面
及び工面６上に延長せる１１礁１１がオーミックに連結
され、一方半導体クラッド層９に、王１ｉ１２［１！よ
り、その工面２上に延長せる電極１２がオーミックに連
結され、ている。
、Ｎ型又はＰ型図に於てはＮ型の半導体活性層８と、Ｐ
型の第２の半導体クラッド層９とが、それ等の順に工面
′！Ｉ＠より積層体１３を形成すべ（積層して、且溝６
を埋設して配されている。この場合積層体１３は端面４
及び５側に互に平行に相対向するファプリペｐ−の反射
面１４及び１５を形成している。半導体クラッド層７及
び９を共にＩｎＰでなる半導体でなるものとし得、又半
導体活性層８を、半導体クラッド層７及び９と同じ格子
定数を有する組成のＧａＩｎＡｓＰ系でなる半導体でな
るものとし得る・ 更に絶縁性基板１に、その工面３１Ｉより半導体クラッ
ド層７に達する凹所１０が形成され、而して半導体クラ
ッド層７に、凹所１０１１１より、その凹所１０の内面
及び工面６上に延長せる１１礁１１がオーミックに連結
され、一方半導体クラッド層９に、王１ｉ１２［１！よ
り、その工面２上に延長せる電極１２がオーミックに連
結され、ている。
以上が本発明による半導体レーザの一例構成であるが、
実際上期る構成は、次の様にして得ることが出来る。
実際上期る構成は、次の様にして得ることが出来る。
即ち、第３図Ａに示す如く、上述せるＰ縁性基＆１とな
る従って一部が第１図及び第２図にて上述せる工面２及
び３となる主面２′及び３′を有する絶縁性基１＃１１
′を予め用意し、而してその工面２′上に、第６図Ｂに
示す如く、ｔＩ４１図及び第２図にて上述せる溝６と略
々同じ幅を有するストライプ状の窓２１を有する、例え
ば５ｔＯ２゜Ｓｉ３Ｎ４でなる１スフ層２２を、それ自
体は公知の方法によって形成し、次にそのマスク層２２
をマスクとせる絶縁性基板１′に対するエツチング処理
により、ｖｇ３図Ｃに示す如く、絶縁性基板１′に一部
がＷ４１図及び第２図にて上述せる溝６となる溝６′を
形成し、次に溝６′内に、第３図りに示す如く、一部が
第１図及び絹２図にて上述せる半導体クラッド層７、半
導体活性層８及び半導体クラッド層９となる半導体層７
′、８′及び９′を例えば液相成長法によって形成し、
次に絶縁性基板１′の工面２′上よりマスク層２２を溶
去して後又はその前に、絶縁性基＆１′に、第３図Ｅに
示す如く、工面６′側より、第１図及び第２図にて上述
せる凹所１０の複数を、半導体層７′に達する深さに、
マスク層（図示せず）を用いたエツチング処理により形
成し、次に第３図Ｆに示す如く、半導体層７′の複数の
ｌ！ｌ！Ｊ所１０に臨む領域の向上、複数の凹所１ｏの
内面上及び工面５′上に連続延長せる、一部が第１図及
び第２図にて上述せる電極１１となる導電性層１１′を
形成し、又半導体層９′の面上、及び土面２′上に連結
延長せる、一部が第１図及び第２図にて上述せる電４に
１２となる導電性層１２′を形成し、然る層絶縁性基板
１′を、半導体層７′、８′及び９′、及び導電性層１
１′及び１２′と共に、相隣る凹所１０間の位置に於て
、＃ＩＪ６′の延長方向と直交する面に沿ってｇ＃開し
、その臂ｇａ向に対して互に平行に対向するファブリベ
ローの反射面１４及び１５を得べく軽いエツチング処理
を施し、斯くて第１図及びｗ４２図にて上述せる目的と
せる半導体レーザの複数を得る。以上にて本発明による
半導体レーザの一例構成が明らかとなったが、斯る構成
によれば、電極１１及び１２間に、電極１２側を正とす
るバイアス電源を接続すれば、半導体活性層８に半導体
クラッド層７及び９を通じて作動電流が流れ、これに応
じて半導体活性層８に発光が得られ、それが半導体活性
層８内に、クラッド層７及び９によって閉込められて伝
播し、反射向１４及び１５にて反射し、斯ぐてレーザ光
の発振が得られ、そのレーザ光が反射向１４及び１５の
（ｊｌれか一方より外部に出射するものである。この場
合、半導体活性層８か＃１６内に形成されていてストラ
イプ状であるので、その半導体油性層８か冒頭にて前述
せる従来の牛４体レーザに於ける半導体活性層に対応し
ている。又半導体活性１１１８がその側面側より絶縁性
基＆１にて埋込まれてなる構成を有し、そしてその絶縁
性基＆１は半導体活性層８にバイアス電源よりの作動電
流を狭窄して流す作用をなしているものである。従って
絶縁性基板１が冒頭にて前述せる従来の半導体レーザに
於ける半導体埋込層に対応している。
る従って一部が第１図及び第２図にて上述せる工面２及
び３となる主面２′及び３′を有する絶縁性基１＃１１
′を予め用意し、而してその工面２′上に、第６図Ｂに
示す如く、ｔＩ４１図及び第２図にて上述せる溝６と略
々同じ幅を有するストライプ状の窓２１を有する、例え
ば５ｔＯ２゜Ｓｉ３Ｎ４でなる１スフ層２２を、それ自
体は公知の方法によって形成し、次にそのマスク層２２
をマスクとせる絶縁性基板１′に対するエツチング処理
により、ｖｇ３図Ｃに示す如く、絶縁性基板１′に一部
がＷ４１図及び第２図にて上述せる溝６となる溝６′を
形成し、次に溝６′内に、第３図りに示す如く、一部が
第１図及び絹２図にて上述せる半導体クラッド層７、半
導体活性層８及び半導体クラッド層９となる半導体層７
′、８′及び９′を例えば液相成長法によって形成し、
次に絶縁性基板１′の工面２′上よりマスク層２２を溶
去して後又はその前に、絶縁性基＆１′に、第３図Ｅに
示す如く、工面６′側より、第１図及び第２図にて上述
せる凹所１０の複数を、半導体層７′に達する深さに、
マスク層（図示せず）を用いたエツチング処理により形
成し、次に第３図Ｆに示す如く、半導体層７′の複数の
ｌ！ｌ！Ｊ所１０に臨む領域の向上、複数の凹所１ｏの
内面上及び工面５′上に連続延長せる、一部が第１図及
び第２図にて上述せる電極１１となる導電性層１１′を
形成し、又半導体層９′の面上、及び土面２′上に連結
延長せる、一部が第１図及び第２図にて上述せる電４に
１２となる導電性層１２′を形成し、然る層絶縁性基板
１′を、半導体層７′、８′及び９′、及び導電性層１
１′及び１２′と共に、相隣る凹所１０間の位置に於て
、＃ＩＪ６′の延長方向と直交する面に沿ってｇ＃開し
、その臂ｇａ向に対して互に平行に対向するファブリベ
ローの反射面１４及び１５を得べく軽いエツチング処理
を施し、斯くて第１図及びｗ４２図にて上述せる目的と
せる半導体レーザの複数を得る。以上にて本発明による
半導体レーザの一例構成が明らかとなったが、斯る構成
によれば、電極１１及び１２間に、電極１２側を正とす
るバイアス電源を接続すれば、半導体活性層８に半導体
クラッド層７及び９を通じて作動電流が流れ、これに応
じて半導体活性層８に発光が得られ、それが半導体活性
層８内に、クラッド層７及び９によって閉込められて伝
播し、反射向１４及び１５にて反射し、斯ぐてレーザ光
の発振が得られ、そのレーザ光が反射向１４及び１５の
（ｊｌれか一方より外部に出射するものである。この場
合、半導体活性層８か＃１６内に形成されていてストラ
イプ状であるので、その半導体油性層８か冒頭にて前述
せる従来の牛４体レーザに於ける半導体活性層に対応し
ている。又半導体活性１１１８がその側面側より絶縁性
基＆１にて埋込まれてなる構成を有し、そしてその絶縁
性基＆１は半導体活性層８にバイアス電源よりの作動電
流を狭窄して流す作用をなしているものである。従って
絶縁性基板１が冒頭にて前述せる従来の半導体レーザに
於ける半導体埋込層に対応している。
従ってｍ１図及び第２図にて上述せる本発明による半導
体レーザによれば、璽頭にて前述せる従来の半導体レー
ザと同様に、低−値％流で動作するという特徴を有する
ものである。
体レーザによれば、璽頭にて前述せる従来の半導体レー
ザと同様に、低−値％流で動作するという特徴を有する
ものである。
又第１図及び第２図にて上述せる本発明による半導体レ
ーザの場合、絶縁性基板１が冒験にて前述せる従来の半
導体レーザの半導体埋込層に対応しているとしても、そ
の半導体埋込層の如（に半導体でなるものでもな（又Ｐ
Ｎ接合を形成しているものでもない。仮ってレーザ光を
大なる出力を以って得べく、半導体活性層８＃ｃ１バイ
アス電源より供給する作動′に流を大としても、冒頭に
て前述せる半導体レーザの一合の如くに漏れ電流が生じ
たり、ブレークダウンか生じたりする憧れを有しない。
ーザの場合、絶縁性基板１が冒験にて前述せる従来の半
導体レーザの半導体埋込層に対応しているとしても、そ
の半導体埋込層の如（に半導体でなるものでもな（又Ｐ
Ｎ接合を形成しているものでもない。仮ってレーザ光を
大なる出力を以って得べく、半導体活性層８＃ｃ１バイ
アス電源より供給する作動′に流を大としても、冒頭に
て前述せる半導体レーザの一合の如くに漏れ電流が生じ
たり、ブレークダウンか生じたりする憧れを有しない。
又従来の半導体し′−サの如くに、―れＩｌｌ、ａの為
に内部にジュール熱が発生し、これにより半導体レーザ
の劣化が促進されるというが如き慣れを有しない。
に内部にジュール熱が発生し、これにより半導体レーザ
の劣化が促進されるというが如き慣れを有しない。
従って第１図及びｗ４２図にて上述せる本発明による半
導体レーザの場合、レーザ光を、従来の半導体レーザに
比し大なる出力を以って且藁い発光効率を以って、長期
に亘１り得ることが出来る等の大なる％黴を有するもの
である。
導体レーザの場合、レーザ光を、従来の半導体レーザに
比し大なる出力を以って且藁い発光効率を以って、長期
に亘１り得ることが出来る等の大なる％黴を有するもの
である。
因みに、絶縁性基＠１を、Ｆｅがドープされ、趨向４及
び５闇の長さ２００μｍ１幅が４００μｍであるＩｎＰ
単結晶基板でなるものとし、メモの絶縁性基板１に形成
せる溝６を、幅が５０μｍ１深さが４，７μｍでなるも
のとし、東に半導体クラッド層７を、８ｎ かドープさ
れ、キャリア濃度が２）＜ｊＱ”ｍ−’、厚さが３μｍ
であるＮ型の１ｎＰでなるものとし、又半導体活性層８
を、Ｎ型不糾物を積極的にドープしてはいないがＮ型で
ある、厚さがα２ＪＩｍの（ｈ Ｉｎ Ａｓ
Ｐ でな０．２６ ０＋７４ ０．５
６ ０．４４るものとし、更に半導体クラッド層９を
、Ｚｎがドープされ、キャリア濃度がｌＸ１０１８ｅｌ
ｌ−’ 、厚さが１．５μｍであるＰ型のＩｎＰでな
るものとし、半導体クラッド層７及び９と半導体活性層
８きでなる積層体１５を、幅が＃１１１５と同じ５０μ
ｍ１厚さが溝６の深さと同じ４．７μｍ１フアブリベロ
ーの反射面１４及び１５間の長さ即ち共振器長が絶縁性
基板１の長さと同じ２００μｍであるものとした所、発
振閾値電流が４５ｍＡという低閾値電流で、波長１．２
８μｍのレーザ光の発振が得られた。又バイアス電源よ
り、４−６ ＡＯ）撫幅を有する１ｉｉ１１００ｎｓの
パルス電流を供給した所５３０ｍＷという大なるレーザ
光パルス出力が得られた。
び５闇の長さ２００μｍ１幅が４００μｍであるＩｎＰ
単結晶基板でなるものとし、メモの絶縁性基板１に形成
せる溝６を、幅が５０μｍ１深さが４，７μｍでなるも
のとし、東に半導体クラッド層７を、８ｎ かドープさ
れ、キャリア濃度が２）＜ｊＱ”ｍ−’、厚さが３μｍ
であるＮ型の１ｎＰでなるものとし、又半導体活性層８
を、Ｎ型不糾物を積極的にドープしてはいないがＮ型で
ある、厚さがα２ＪＩｍの（ｈ Ｉｎ Ａｓ
Ｐ でな０．２６ ０＋７４ ０．５
６ ０．４４るものとし、更に半導体クラッド層９を
、Ｚｎがドープされ、キャリア濃度がｌＸ１０１８ｅｌ
ｌ−’ 、厚さが１．５μｍであるＰ型のＩｎＰでな
るものとし、半導体クラッド層７及び９と半導体活性層
８きでなる積層体１５を、幅が＃１１１５と同じ５０μ
ｍ１厚さが溝６の深さと同じ４．７μｍ１フアブリベロ
ーの反射面１４及び１５間の長さ即ち共振器長が絶縁性
基板１の長さと同じ２００μｍであるものとした所、発
振閾値電流が４５ｍＡという低閾値電流で、波長１．２
８μｍのレーザ光の発振が得られた。又バイアス電源よ
り、４−６ ＡＯ）撫幅を有する１ｉｉ１１００ｎｓの
パルス電流を供給した所５３０ｍＷという大なるレーザ
光パルス出力が得られた。
尚上述に於ては本発明の一例を示したに過ぎず、図示詳
細説明はこれを噛略するも、半導体クラッド層９に、そ
れと同じ導電型を有する例えばＧａ１ｎＡｓＰ系半導体
でなる電極肘用半導体層を介して劃１２を連給する様に
なすことも出来、又８１図及び第２図にて上述せると同
様の半導体レーザを得る暑こつき、１ｐＪ６図Ａ−０に
て上述せる工程を経て后、半導体クラッド層７及び９と
半導体活性層８を祷るに先立ち、溝６内に、絶縁性基数
１に凹所１０を形成する工程に用いられるエッチャント
に対して半導体クラッド層７とは異なるエツチング選択
性を有する例えばＧａＩｎＡｓＰ系牛導体でなる半導体
層を形成し、然る后その半導体層上に半導体クラッド層
７及び９と半導体活性層８とを形成し、次に絶縁性基板
１に凹所１０を形成する工程に於て、半導体クラッド層
Ｚ下の半導体層を除去し、これにより凹所１０の形成を
容易化して目的とせる半導体レーザを得る様になすこと
も出来、その他事発明の精神を脱することなしに種々の
変型変更をなし得るであろう。
細説明はこれを噛略するも、半導体クラッド層９に、そ
れと同じ導電型を有する例えばＧａ１ｎＡｓＰ系半導体
でなる電極肘用半導体層を介して劃１２を連給する様に
なすことも出来、又８１図及び第２図にて上述せると同
様の半導体レーザを得る暑こつき、１ｐＪ６図Ａ−０に
て上述せる工程を経て后、半導体クラッド層７及び９と
半導体活性層８を祷るに先立ち、溝６内に、絶縁性基数
１に凹所１０を形成する工程に用いられるエッチャント
に対して半導体クラッド層７とは異なるエツチング選択
性を有する例えばＧａＩｎＡｓＰ系牛導体でなる半導体
層を形成し、然る后その半導体層上に半導体クラッド層
７及び９と半導体活性層８とを形成し、次に絶縁性基板
１に凹所１０を形成する工程に於て、半導体クラッド層
Ｚ下の半導体層を除去し、これにより凹所１０の形成を
容易化して目的とせる半導体レーザを得る様になすこと
も出来、その他事発明の精神を脱することなしに種々の
変型変更をなし得るであろう。
第１図は本発明による半導体レーザの一例を示す略麹的
平−−１納２図はその…−Ｉｌ紐上の＃ｍ−、第６図Ａ
−ＦはＩＦ！１１１４及び第２図に示す本発明による半
導体レーザの製法の一例を壓す順次の工程に於ける略縁
的断Ｉｍ］図である。 図中、１は絶縁性基板、２及び６は主面、４及び５は端
一、６は溝、７及び９は半導体クラッド層、８は半導体
活性層、１０は凹所、１１及び１２は電極、１３は積層
体、１４及び１５は反射面である。 出願人 日本電信電話公社 第１図 第２図 第３因 手続補正書 昭和５６年１２月１６ 日 特許庁畏盲 島田春樹 殿 １ 事件の表示 昭和５６ 年 特 許 願第１５５１４０号２、発明の
１称 亭導体レーザ ３ 補正をする者 事件との関係 特許出願人 ４、代理人 （１）明細書中、第２頁１０行、１１〜１２行、１８行
及び１９行に夫々「バイアス電源」とあるを「作動電源
」と訂正する。 （２）同、第６頁１９行「その労開面に対して」とある
を削除する〇 （３） 同、第７貞１行「べく・・−・・・・・・施
し」とあるを削除する・ （４） 同、第７￥７Ｌ１５行「一方」とあるを「一
方又は双方」と訂正する。 （５） 同、第８ｊｊＩ行「バイアスＴｌ電源」とあ
るを「作動電源」と訂正する。 以 上
平−−１納２図はその…−Ｉｌ紐上の＃ｍ−、第６図Ａ
−ＦはＩＦ！１１１４及び第２図に示す本発明による半
導体レーザの製法の一例を壓す順次の工程に於ける略縁
的断Ｉｍ］図である。 図中、１は絶縁性基板、２及び６は主面、４及び５は端
一、６は溝、７及び９は半導体クラッド層、８は半導体
活性層、１０は凹所、１１及び１２は電極、１３は積層
体、１４及び１５は反射面である。 出願人 日本電信電話公社 第１図 第２図 第３因 手続補正書 昭和５６年１２月１６ 日 特許庁畏盲 島田春樹 殿 １ 事件の表示 昭和５６ 年 特 許 願第１５５１４０号２、発明の
１称 亭導体レーザ ３ 補正をする者 事件との関係 特許出願人 ４、代理人 （１）明細書中、第２頁１０行、１１〜１２行、１８行
及び１９行に夫々「バイアス電源」とあるを「作動電源
」と訂正する。 （２）同、第６頁１９行「その労開面に対して」とある
を削除する〇 （３） 同、第７貞１行「べく・・−・・・・・・施
し」とあるを削除する・ （４） 同、第７￥７Ｌ１５行「一方」とあるを「一
方又は双方」と訂正する。 （５） 同、第８ｊｊＩ行「バイアスＴｌ電源」とあ
るを「作動電源」と訂正する。 以 上
Claims (1)
- 相対向する第１及び第２め主面と、相対向する第１及び
第２の端面とを有する絶縁性基板を有し、該絶縁性基板
に、上記第１の主向側より上記＃！１及び第２の端面間
に地長せる溝が形成され、該溝内に、ｊｌ！１の導電型
を有する第１の半導体クラッド層と、第１の導電製又は
それとは逆の第２の導電型を有する半導体活性層と、第
２の導電型を有する第２の半導体クラッド層とが、それ
勢の順に上記絶２の主向側より積層して配され、上記絶
縁性基板に、上記第２の王面儒より上記１ｇ１の半導体
クラッド層に達する凹所が形成され、上記第１の半導体
クラッド層に、上記凹所側より第１の電極か連結゛され
、上記第２の半導体クラッド層に、ｗＪ２の導電型を有
する半導体層を介して又は介することなしに、第２の電
極が連結されてなる事を特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13314081A JPS5833888A (ja) | 1981-08-25 | 1981-08-25 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13314081A JPS5833888A (ja) | 1981-08-25 | 1981-08-25 | 半導体レ−ザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833888A true JPS5833888A (ja) | 1983-02-28 |
| JPH049393B2 JPH049393B2 (ja) | 1992-02-20 |
Family
ID=15097678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13314081A Granted JPS5833888A (ja) | 1981-08-25 | 1981-08-25 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833888A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0740376A1 (en) * | 1995-04-28 | 1996-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser diode and manufacturing method for the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135281A (en) * | 1976-05-06 | 1977-11-12 | Mitsubishi Electric Corp | Semiconductor device |
| JPS54123887A (en) * | 1978-03-17 | 1979-09-26 | Matsushita Electric Ind Co Ltd | Photo integrated citcuit |
-
1981
- 1981-08-25 JP JP13314081A patent/JPS5833888A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135281A (en) * | 1976-05-06 | 1977-11-12 | Mitsubishi Electric Corp | Semiconductor device |
| JPS54123887A (en) * | 1978-03-17 | 1979-09-26 | Matsushita Electric Ind Co Ltd | Photo integrated citcuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0740376A1 (en) * | 1995-04-28 | 1996-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser diode and manufacturing method for the same |
| US5701321A (en) * | 1995-04-28 | 1997-12-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser producing short wavelength light |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH049393B2 (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6041478B2 (ja) | 半導体レ−ザ素子の製造方法 | |
| US4883771A (en) | Method of making and separating semiconductor lasers | |
| JPH0574956B2 (ja) | ||
| JPS5833888A (ja) | 半導体レ−ザ | |
| US4375686A (en) | Semiconductor laser | |
| US3916339A (en) | Asymmetrically excited semiconductor injection laser | |
| JP2561802Y2 (ja) | 半導体レーザ | |
| JPS5871676A (ja) | 埋め込みへテロ構造半導体レ−ザ・フオトダイオ−ド光集積化素子 | |
| JPS6342867B2 (ja) | ||
| JPS5882587A (ja) | 埋め込みヘテロ構造半導体レ−ザの製造方法 | |
| JPS58128784A (ja) | 半導体発光装置 | |
| KR100273337B1 (ko) | 고출력 레이저 다이오드의 제조방법 | |
| JPS6244439B2 (ja) | ||
| JPS58110085A (ja) | 埋め込み形半導体レ−ザ | |
| JP2804533B2 (ja) | 半導体レーザの製造方法 | |
| JPS60198884A (ja) | 半導体レ−ザ素子 | |
| JPS5812387A (ja) | 半導体レ−ザ | |
| JPS6058689A (ja) | 半導体レ−ザ | |
| JPH05121721A (ja) | 半導体発光装置およびその製造方法 | |
| KR950010244A (ko) | 고출력 반도체 레이저 및 그 제조방법 | |
| JPS60130189A (ja) | 半導体レ−ザ装置 | |
| JPS5913386A (ja) | 二次元発光半導体レ−ザ | |
| JPS60137084A (ja) | 半導体レ−ザの製造方法 | |
| JPS6028157B2 (ja) | 半導体発光素子の製造方法 | |
| JPS58197791A (ja) | 半導体レ−ザ装置 |