JPS583274A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS583274A JPS583274A JP10156381A JP10156381A JPS583274A JP S583274 A JPS583274 A JP S583274A JP 10156381 A JP10156381 A JP 10156381A JP 10156381 A JP10156381 A JP 10156381A JP S583274 A JPS583274 A JP S583274A
- Authority
- JP
- Japan
- Prior art keywords
- type
- group
- layer
- impedance
- type layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発＠拉半導体装置に係シ、特に集積回路内に形成さ′
れる可変抵抗領域を有する半導体装置に関する。
れる可変抵抗領域を有する半導体装置に関する。
集積回路内に形成され九可変インピーダンス素子を有す
る従来の半導体装置を第１図に示す。
る従来の半導体装置を第１図に示す。
また、この半導体装置の等価Ｎ路を第２図に示す０図に
おいて、１ｍｌ＊ｌｈコンタクト部、４は可変抵抗領域
となゐＰ形波散層で、ラテラルＰＮＰ ）ランジスタ９
１〜ＱＢ ＊ Ｃｂ〜ｄ、の工電、り領域となる。ｔた
、６抹このラテラルＰＮＰトランジスタ９１〜Ｑ亀、Ｑ
′！〜Ｑ−のコレクタ領域となるＰ形層、６はラテラル
ＰＮＰ ）ランジスタＱ１〜Ｑ！ｌ ＊ Ｑ’ｓ〜Ｑ１
．のペース領域となるＮ形層、１０はＰ形半導体基板で
ある。すなわち、Ｐ膨拡散層４とＰ形層ＩとＮ形層−と
で第２図に示すような複数個のラテラルＰＮＰ ）ラン
ジスタＱ１〜Ｑ１１ ｅ Ｑ’ｔ〜Ｑ１．を形成するこ
とになり、これらのラテラルＰＮＰ ）ランジスタロ１
〜Ｑ聰。
おいて、１ｍｌ＊ｌｈコンタクト部、４は可変抵抗領域
となゐＰ形波散層で、ラテラルＰＮＰ ）ランジスタ９
１〜ＱＢ ＊ Ｃｂ〜ｄ、の工電、り領域となる。ｔた
、６抹このラテラルＰＮＰトランジスタ９１〜Ｑ亀、Ｑ
′！〜Ｑ−のコレクタ領域となるＰ形層、６はラテラル
ＰＮＰ ）ランジスタＱ１〜Ｑ！ｌ ＊ Ｑ’ｓ〜Ｑ１
．のペース領域となるＮ形層、１０はＰ形半導体基板で
ある。すなわち、Ｐ膨拡散層４とＰ形層ＩとＮ形層−と
で第２図に示すような複数個のラテラルＰＮＰ ）ラン
ジスタＱ１〜Ｑ１１ ｅ Ｑ’ｔ〜Ｑ１．を形成するこ
とになり、これらのラテラルＰＮＰ ）ランジスタロ１
〜Ｑ聰。
Ｑ’ｓ〜ｑ’ｍａ可変インピーＩンス素子として働く。
さらに、上記Ｐ形層５を二電、夕とし、Ｎｙ＃層６をペ
ースとし、Ｐ形基板ｌ＃をコレクタとする寄生ＰＮＰト
ランジスタＱ１〜Ｑｓｍｙ＃１〜Ｑ′。
ースとし、Ｐ形基板ｌ＃をコレクタとする寄生ＰＮＰト
ランジスタＱ１〜Ｑｓｍｙ＃１〜Ｑ′。
が第３図に示すように形成される。
上記半導体装置においては、コンタクト部１゜１、ＩＫ
適切なバイアス電圧（たとえばコンメタ４部１，２．３
に対応して高、低、高電位）を与え、２チラルＰＮｉ’
）ツンゾスタＱ１〜ＱＢｅＱ／、〜Ｑ１．のペース領
域となるＮ形層６に制御入力を印加することによって、
コンタクト部１〜３間のインピーダンスを可変するよう
にしている。この場合、Ｐ漸拡散層４の抵抗が純抵抗で
あると同時にラテラルＰＮＰ ）ランジスタＱ１〜ＱＢ
Ｉ Ｑ’ｌ〜Ｑ１．の工ξ、夕となりているので、ペ
ース領域となるＮ形層６０制御端子に制御電圧あるいは
制御電流を印加すると、ラテラルＰＮＰトランジスタは
高電位側から順次連続的に、例えばトランジスタＱ１か
らＱｎへ、トランジスタＱ１からＱ′ｎへ順次オン状態
となる。この時、ラテラルＰＮＰ ）ランジスタのコレ
クタに相轟するＰ形層ｌがオープン状態にあるので、こ
れらのトランジスタはＱ１→Ｑ＠ ｅ Ｑ’ｓ→Ｑ、Ｊ
へと順次飽和する。従って、コンタクト部１〜３間のイ
ンピーダンスは、ヒれらラテラルＰＮＰ ）ランジスタ
ｑ１〜Ｑｍ ｅ Ｑ’ｓ〜Ｑ−の飽和抵抗がＰ漸拡散層
４の抵抗に対して並列になり丸形でそのイン♂−〆ンス
が変化する。
適切なバイアス電圧（たとえばコンメタ４部１，２．３
に対応して高、低、高電位）を与え、２チラルＰＮｉ’
）ツンゾスタＱ１〜ＱＢｅＱ／、〜Ｑ１．のペース領
域となるＮ形層６に制御入力を印加することによって、
コンタクト部１〜３間のインピーダンスを可変するよう
にしている。この場合、Ｐ漸拡散層４の抵抗が純抵抗で
あると同時にラテラルＰＮＰ ）ランジスタＱ１〜ＱＢ
Ｉ Ｑ’ｌ〜Ｑ１．の工ξ、夕となりているので、ペ
ース領域となるＮ形層６０制御端子に制御電圧あるいは
制御電流を印加すると、ラテラルＰＮＰトランジスタは
高電位側から順次連続的に、例えばトランジスタＱ１か
らＱｎへ、トランジスタＱ１からＱ′ｎへ順次オン状態
となる。この時、ラテラルＰＮＰ ）ランジスタのコレ
クタに相轟するＰ形層ｌがオープン状態にあるので、こ
れらのトランジスタはＱ１→Ｑ＠ ｅ Ｑ’ｓ→Ｑ、Ｊ
へと順次飽和する。従って、コンタクト部１〜３間のイ
ンピーダンスは、ヒれらラテラルＰＮＰ ）ランジスタ
ｑ１〜Ｑｍ ｅ Ｑ’ｓ〜Ｑ−の飽和抵抗がＰ漸拡散層
４の抵抗に対して並列になり丸形でそのイン♂−〆ンス
が変化する。
しかし、上記したラテラルＰＮＰ ）ランゾスタｑ１→
Ｑ＠ ｅ Ｑ’ｔ→Ｑ１．の順次オン動作に伴って寄生
囲Ｐ）ランゾスタＱ１〜Ｑ□、ｄ１〜Ｑ’ｌｌａも順次
オン状態となるが、これらの寄生ＰＮＰ ）ランジスタ
Ｑ１〜Ｑｍｍ ｅ Ｑ’ｍｌ〜Ｑ’ａ ｍは飽和しない
為、２チラルＰＮＰ ）ランジスタ９１〜ＱＢ ｅＱ−
〜Ｑ−の飽和の状態に応じて寄生の電流がこれら寄生Ｐ
ＮＰ トランジスタを通じて基板ｌＯに流れる。しかも
、この寄生電流はコンタクト部１〜１を通じて基板１０
へ流れるととになシ、結果的にペース領域６に加わる制
御電圧又は制御電流に関係なく、コンタクト部１〜１間
のインピーダンスを変化させるに十分な電流以上の寄生
電流が流れてしまい、これが各コンタクト部１〜Ｊのバ
イアス設定及び負荷の設定等に極めて大きな障害となっ
ていた。つまり、制御入力に対してインピーダンスを安
定して可変できないという不都合があった。
Ｑ＠ ｅ Ｑ’ｔ→Ｑ１．の順次オン動作に伴って寄生
囲Ｐ）ランゾスタＱ１〜Ｑ□、ｄ１〜Ｑ’ｌｌａも順次
オン状態となるが、これらの寄生ＰＮＰ ）ランジスタ
Ｑ１〜Ｑｍｍ ｅ Ｑ’ｍｌ〜Ｑ’ａ ｍは飽和しない
為、２チラルＰＮＰ ）ランジスタ９１〜ＱＢ ｅＱ−
〜Ｑ−の飽和の状態に応じて寄生の電流がこれら寄生Ｐ
ＮＰ トランジスタを通じて基板ｌＯに流れる。しかも
、この寄生電流はコンタクト部１〜１を通じて基板１０
へ流れるととになシ、結果的にペース領域６に加わる制
御電圧又は制御電流に関係なく、コンタクト部１〜１間
のインピーダンスを変化させるに十分な電流以上の寄生
電流が流れてしまい、これが各コンタクト部１〜Ｊのバ
イアス設定及び負荷の設定等に極めて大きな障害となっ
ていた。つまり、制御入力に対してインピーダンスを安
定して可変できないという不都合があった。
本発明は上記の事情に−みてなされたもので、並列接続
のトランジスタ群よｐなる可変インビーメンス素子とは
逆導電形のトランジスタ群を設け、このトランジスタ群
を利用することＫよって上記可貸インピーメンス素子を
動作させ、制御入力に応じて可変インビーメンス素子の
インピーダンスを可変制御する回路構成とすゐことによ
りて、前記制御人力に応じて安定に抵抗領域両端間のイ
ンピーダンスを可変し得る半導体装置を提供することを
目的とする。
のトランジスタ群よｐなる可変インビーメンス素子とは
逆導電形のトランジスタ群を設け、このトランジスタ群
を利用することＫよって上記可貸インピーメンス素子を
動作させ、制御入力に応じて可変インビーメンス素子の
インピーダンスを可変制御する回路構成とすゐことによ
りて、前記制御人力に応じて安定に抵抗領域両端間のイ
ンピーダンスを可変し得る半導体装置を提供することを
目的とする。
以下、図面を参照して本発Ｉｊ！ｏ−実施例を説明する
。第３図線半導体装置の可変インピーダンス素子に関連
する部分を示し、第４図はその等価回路である。なお、
従来と同様の部分には同一番号を用いて説明する０図に
おいて、１゜２．３は前述と同様のバイアスが与えられ
るコンタクト部、４は可変抵抗領域となるＰ形拡散層で
ラテラルＰＮＰ ）ツンジスタＱｐ１〜ｑＩ。
。第３図線半導体装置の可変インピーダンス素子に関連
する部分を示し、第４図はその等価回路である。なお、
従来と同様の部分には同一番号を用いて説明する０図に
おいて、１゜２．３は前述と同様のバイアスが与えられ
るコンタクト部、４は可変抵抗領域となるＰ形拡散層で
ラテラルＰＮＰ ）ツンジスタＱｐ１〜ｑＩ。
＃ｐ１〜４．０エミ、り領域となると共Ｋｖｋ述するＮ
ＰＮ ）ツンゾスタのペース領域となる。また、５はこ
のＰＮＩＩ トランジスタｑν１〜Ｑｐ＠ ｅ Ｃ１ｐ
１〜Ｑ′ｐ、のコレクタ領域となるＰ形層、６社このＰ
Ｎｉ’ ）ランゾスタ９１〜Ｑ、亀ｅ％１〜ｄｐ１のペ
ース領域となると共ＫＮＩ’Ｎ）ツンジスタのコレクタ
領域となるＮ形層、ＩｅｄＰ形半導体基板である。さら
に１本実＠にありて社上記ＮＰＮ ）ランジスタのエイ
ツタ領域となるＮ形層１を設けている。つまり、上記Ｐ
形拡散層４とＰ形層６とＮ形層６とで第４図に示すよう
な複数個並列接続のＰＮＰ ）ランゾスタＱｐ１〜Ｑｐ
ｍ ｅ ｃ／ｐｔ〜Ｑ′Ｐｎが形成されることにな〉、
これら０ＰＮＰ）ランゾスタＱｐ１〜Ｑ、飄−ｄν１″
７（ｌｐ翼は可変インピーダンス素子として働くむとＫ
なる。また、上記Ｎ形層６をコレクタとし、Ｐ漸拡散層
４をペースとし、Ｎ形層１をエミッタとする上記ＰＮＰ
トランジスタＱｐ１〜％Ｂ ｅ ｄｐ１〜ＱＰ、と°
は逆導電のＮＰＮ ）ランジスタＱ菖１〜ｑ口ｅＱ＊１
〜６、がＰＮＰ ）ランジスタＱＰ１〜Ｑｐｍ ｓ （
１１１〜４ｎに対応して形成されることになる。
ＰＮ ）ツンゾスタのペース領域となる。また、５はこ
のＰＮＩＩ トランジスタｑν１〜Ｑｐ＠ ｅ Ｃ１ｐ
１〜Ｑ′ｐ、のコレクタ領域となるＰ形層、６社このＰ
Ｎｉ’ ）ランゾスタ９１〜Ｑ、亀ｅ％１〜ｄｐ１のペ
ース領域となると共ＫＮＩ’Ｎ）ツンジスタのコレクタ
領域となるＮ形層、ＩｅｄＰ形半導体基板である。さら
に１本実＠にありて社上記ＮＰＮ ）ランジスタのエイ
ツタ領域となるＮ形層１を設けている。つまり、上記Ｐ
形拡散層４とＰ形層６とＮ形層６とで第４図に示すよう
な複数個並列接続のＰＮＰ ）ランゾスタＱｐ１〜Ｑｐ
ｍ ｅ ｃ／ｐｔ〜Ｑ′Ｐｎが形成されることにな〉、
これら０ＰＮＰ）ランゾスタＱｐ１〜Ｑ、飄−ｄν１″
７（ｌｐ翼は可変インピーダンス素子として働くむとＫ
なる。また、上記Ｎ形層６をコレクタとし、Ｐ漸拡散層
４をペースとし、Ｎ形層１をエミッタとする上記ＰＮＰ
トランジスタＱｐ１〜％Ｂ ｅ ｄｐ１〜ＱＰ、と°
は逆導電のＮＰＮ ）ランジスタＱ菖１〜ｑ口ｅＱ＊１
〜６、がＰＮＰ ）ランジスタＱＰ１〜Ｑｐｍ ｓ （
１１１〜４ｎに対応して形成されることになる。
上記のように構成され九半導体装置において、今、コン
タクト部Ｊ 、 ｚ 、 ａｒｃ適切なバイアス（たと
えばコンタクト部１，１．１に対応して高、低、高電位
）を与え、ＮＰＮ ）ランノスタＱ＊１−Ｑｗ＊ ＊
ｄｗ＋ 〜ｄｗｗａ Ｏ−Ｃｉ ｙ ｆｉｆｎ＆ト’＆
りているＮ形層１０制御端子に制御電ｔ１１．（又は制
御電圧）を加え、同時ＫＰＮＰ）ランジスタＱｐ１〜Ｑ
Ｐｍ ａ ｄｐ１〜ＣＩ、ｎのベース領域となっている
に形層６０制御端子に制御電流（又は制御電圧）を印加
する。この場合、一般にＮＰＮ ）ランゾスタの電流増
幅率をＰＮＰ ）ランゾスタの電流増幅率よシも高くす
ることができるので、ＮＰＮ ）ランゾスタＱｗ１〜Ｑ
ｘＢ ｅ ｄｗ１〜ｄａｍは高電位側から順次連続的に
、つ壇シＱｗ１→Ｑ）Ｉｌｌ ｅ ｄｗ１→ｄｗ＋ａへ
とオン状態となる。このトランジスタＱ肩１〜ＱＷＩｌ
−ｄ冨１〜６．の連続的な順次オン動作に伴ってＰＮＰ
）ランシス漬Ｑｐ１〜ＱｐＢ ｅ （ｌｐ１〜ｄ、ｍ
にペース電流が流れ、同様に順次オン動作する。このＰ
ＮＰ ）ランジスタＱｐ１〜Ｑｐａ ｅＱ′ｐ１〜Ｑ２
．′のオン状１１によってそのコレクタ・工ｚ％ツタ間
の飽和抵抗がＰ形波散層４に対して順次並列の形となり
てそＯイン♂−ダンスを変化するととＫなる。つ１３）
、ＮＰＮ）ツンジスタＱｗ１〜Ｑｗ１１ ＊ Ｑ’ＭＩ
〜Ｑ口′をうまく利用することによりてＰＮＰ ）ッン
ゾスタＱ、１〜Ｑｐｍ ｅ Ｑ’ｐｔ〜ｑ′ｐｎのオン
動作を制御するようにしている。したがって、Ｎ形層１
の制御端子あるいはＮ形層６の制御端子に印加される制
御入力に応じてコンタクト部１〜３間のイン♂−ダンス
が可変するととＫなる。この場合、Ｎ形層６に接続され
る電源は、トランジスタＱｐ１〜Ｑｐｍ ＊ Ｑ’ｐ１
〜Ｑ’ｐ、に流すペース電流が九とえば数μムでよく、
従来の２ｍＡ程度に比べて少なくてすみ、小容量化可能
である。これら制御端子へ印加する制御入力を共通に制
御する信号を用いれば、上記インピンダンスをこの信号
の大きさに応じて可変することができる°、このような
インピーダンス素子を含む半導体装置では、寄生電流に
よる影響もなく、制御人力に応じ九安定し九インピーダ
ンス可変を実施できることになシ、またコン・タクト部
のバイアス設定又は負荷設定も支障なく行なえるように
なる。
タクト部Ｊ 、 ｚ 、 ａｒｃ適切なバイアス（たと
えばコンタクト部１，１．１に対応して高、低、高電位
）を与え、ＮＰＮ ）ランノスタＱ＊１−Ｑｗ＊ ＊
ｄｗ＋ 〜ｄｗｗａ Ｏ−Ｃｉ ｙ ｆｉｆｎ＆ト’＆
りているＮ形層１０制御端子に制御電ｔ１１．（又は制
御電圧）を加え、同時ＫＰＮＰ）ランジスタＱｐ１〜Ｑ
Ｐｍ ａ ｄｐ１〜ＣＩ、ｎのベース領域となっている
に形層６０制御端子に制御電流（又は制御電圧）を印加
する。この場合、一般にＮＰＮ ）ランゾスタの電流増
幅率をＰＮＰ ）ランゾスタの電流増幅率よシも高くす
ることができるので、ＮＰＮ ）ランゾスタＱｗ１〜Ｑ
ｘＢ ｅ ｄｗ１〜ｄａｍは高電位側から順次連続的に
、つ壇シＱｗ１→Ｑ）Ｉｌｌ ｅ ｄｗ１→ｄｗ＋ａへ
とオン状態となる。このトランジスタＱ肩１〜ＱＷＩｌ
−ｄ冨１〜６．の連続的な順次オン動作に伴ってＰＮＰ
）ランシス漬Ｑｐ１〜ＱｐＢ ｅ （ｌｐ１〜ｄ、ｍ
にペース電流が流れ、同様に順次オン動作する。このＰ
ＮＰ ）ランジスタＱｐ１〜Ｑｐａ ｅＱ′ｐ１〜Ｑ２
．′のオン状１１によってそのコレクタ・工ｚ％ツタ間
の飽和抵抗がＰ形波散層４に対して順次並列の形となり
てそＯイン♂−ダンスを変化するととＫなる。つ１３）
、ＮＰＮ）ツンジスタＱｗ１〜Ｑｗ１１ ＊ Ｑ’ＭＩ
〜Ｑ口′をうまく利用することによりてＰＮＰ ）ッン
ゾスタＱ、１〜Ｑｐｍ ｅ Ｑ’ｐｔ〜ｑ′ｐｎのオン
動作を制御するようにしている。したがって、Ｎ形層１
の制御端子あるいはＮ形層６の制御端子に印加される制
御入力に応じてコンタクト部１〜３間のイン♂−ダンス
が可変するととＫなる。この場合、Ｎ形層６に接続され
る電源は、トランジスタＱｐ１〜Ｑｐｍ ＊ Ｑ’ｐ１
〜Ｑ’ｐ、に流すペース電流が九とえば数μムでよく、
従来の２ｍＡ程度に比べて少なくてすみ、小容量化可能
である。これら制御端子へ印加する制御入力を共通に制
御する信号を用いれば、上記インピンダンスをこの信号
の大きさに応じて可変することができる°、このような
インピーダンス素子を含む半導体装置では、寄生電流に
よる影響もなく、制御人力に応じ九安定し九インピーダ
ンス可変を実施できることになシ、またコン・タクト部
のバイアス設定又は負荷設定も支障なく行なえるように
なる。
以上説明したように本発明によれば、並列接続の）２ン
ゾスタ群よシなる可変インピーダンス素子とは逆導電形
のトランジスタ群を設け、このトランジスタ群を利用す
ることによってインピーダンス素子を動作させ、制御入
力に応じて上記インピーダンス素子のインピーダンスを
可変制御するようにしているので、前記制御人力に応じ
て安定に抵抗領域両端間のインピーダンスを可変し得る
半導体装置を提供できる。
ゾスタ群よシなる可変インピーダンス素子とは逆導電形
のトランジスタ群を設け、このトランジスタ群を利用す
ることによってインピーダンス素子を動作させ、制御入
力に応じて上記インピーダンス素子のインピーダンスを
可変制御するようにしているので、前記制御人力に応じ
て安定に抵抗領域両端間のインピーダンスを可変し得る
半導体装置を提供できる。
第１図は従来の可変抵抗領域を有する半導体装置の平面
図、第２図は第１図の装置の等価回路図、第３図は本発
明の一実施例に係る可変抵抗領域を有する半導体装置の
平面図、第４図は第３図の装置の等価回路図である。 １〜３・・・コンタクト部、４・・・Ｐ膨拡散層（抵抗
領域）、５・・・Ｐ形層（ＰＮＰ ）ランゾスタのコレ
クタ）、σ・・・Ｎ形層（ＰＮＰ ）ランゾスタのペー
ス、 ＮＰＮ ）ランゾスタのコレクタ）、１・・・Ｎ
形層（寄生ＮＰＮ ）ランゾスタのエミ、り）、１０・
・・半導体基板、Ｑｐｔ〜Ｑｐ＊ ａ Ｑ’ｐｔ〜Ｑム
プ・・ＰＮＰ ）ランジスタ（インピーダンス素子）、
ＱＮ１〜Ｑ）Ｉ難ｅＱ’ａ１〜６１・・−寄生野Ｎトラ
ンジスタ、Ｒ・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦篇１ｍｌ！ １υ 箪２１１ ［相］ 篇３１１ 篇４ＩＩＩ
図、第２図は第１図の装置の等価回路図、第３図は本発
明の一実施例に係る可変抵抗領域を有する半導体装置の
平面図、第４図は第３図の装置の等価回路図である。 １〜３・・・コンタクト部、４・・・Ｐ膨拡散層（抵抗
領域）、５・・・Ｐ形層（ＰＮＰ ）ランゾスタのコレ
クタ）、σ・・・Ｎ形層（ＰＮＰ ）ランゾスタのペー
ス、 ＮＰＮ ）ランゾスタのコレクタ）、１・・・Ｎ
形層（寄生ＮＰＮ ）ランゾスタのエミ、り）、１０・
・・半導体基板、Ｑｐｔ〜Ｑｐ＊ ａ Ｑ’ｐｔ〜Ｑム
プ・・ＰＮＰ ）ランジスタ（インピーダンス素子）、
ＱＮ１〜Ｑ）Ｉ難ｅＱ’ａ１〜６１・・−寄生野Ｎトラ
ンジスタ、Ｒ・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦篇１ｍｌ！ １υ 箪２１１ ［相］ 篇３１１ 篇４ＩＩＩ
Claims (1)
- 半導体基板上に形成され両端間に電圧が印加されゐ抵抗
領域と、この抵抗領域を一端として形成され、複数個並
列接続されたラテラルトランジスタ群を構成する可変イ
ンビーメンス素子と、同じく前記抵抗領域を一端とし上
記ラテラルトランジスタ群の各ペース電流をそれぞれ流
す回路を形成するように形成され上記ラテラルトランジ
スタ群と社逆導電型の起動用トランジスタ群とを具備し
、前記ラテラルトランジスタ群のペース領域および上記
起動用トランジスタ群の各一端に制御入力を与えて前記
抵抗領域の両端間インピーダンスを可変するようＫした
ことを％黴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10156381A JPS583274A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10156381A JPS583274A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583274A true JPS583274A (ja) | 1983-01-10 |
Family
ID=14303874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10156381A Pending JPS583274A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166197A (ja) * | 1987-12-22 | 1989-06-30 | Nohmi Bosai Kogyo Co Ltd | 火災通報設備 |
-
1981
- 1981-06-30 JP JP10156381A patent/JPS583274A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166197A (ja) * | 1987-12-22 | 1989-06-30 | Nohmi Bosai Kogyo Co Ltd | 火災通報設備 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010451B2 (ja) | ジヨゼフソン効果を利用したスイツチング回路 | |
| JPH02161769A (ja) | 伝送ゲート | |
| JPH09160663A (ja) | 低参照電圧回路およびその動作方法 | |
| US3323071A (en) | Semiconductor circuit arrangement utilizing integrated chopper element as zener-diode-coupled transistor | |
| US4034307A (en) | Current amplifier | |
| JPS583274A (ja) | 半導体装置 | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| US4954766A (en) | Power supply circuit and semiconductor integrated circuit device using it | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JPS62101067A (ja) | 入力保護装置 | |
| JPS5896409A (ja) | 差動増幅器 | |
| JPS5941022A (ja) | 定電流回路 | |
| JPS63500621A (ja) | 安定な直流電圧を発生するための二つのｎｍｏｓ空乏層形トランジスタを備えた集積回路 | |
| JPH04154216A (ja) | 半導体集積回路 | |
| JPS5940293B2 (ja) | 半導体装置 | |
| JPS583275A (ja) | 半導体装置 | |
| JPS58197760A (ja) | 半導体装置 | |
| JPS63184121A (ja) | 定電流回路 | |
| JPH01220483A (ja) | 超伝導電子デバイス | |
| JPS63184120A (ja) | 定電流回路 | |
| JPS5873207A (ja) | 発振回路 | |
| JPH0133842B2 (ja) | ||
| JPS59191938A (ja) | ジヨセフソン効果を用いた電流注入型否定信号発生回路 | |
| JPS59108425A (ja) | 相補型ｍｏｒ集積回路 | |
| JPS63292812A (ja) | ハイインピ−ダンス回路 |