JPS5832432A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法ＫＩＩＬ、、特番こバ
イポーラｌｌＩＣ，ＩＩＩなとの素子間分離技術を改棗
した製造方法に係る。

従来、半導体装置轡にバイポーラＩＣの製造工程での素
子間分離方法としては、ｐ層接合分離０遇択酸化法が一
般的に用いられている。この方法を、バイポーラ縦形ｕ
ｐ鳳トランジスタを例にして以下に説明する。

まず、第１（１）図に示す如＜ｐＨシリコン基板Ｉに高
濃度のｎｆｉの埋込み領域１を選択的に形成し１次いで
、ｎｍの半導体層１をエビタ牟シャル成長させ１選択酸
化のためめ約’ｘｏｏｏｃ１＠度のシリコン酸膜４を形
成し、その上に厚さ約１ｏｏｏｉの耐酸化性のシリコン
窒化膜を堆積する。つづいて、シリコン酸化膜−とシリ
コン窒化膜ｌを写真蝕刻法屹よりパターニングしてシき
、このシリコン酸化膜パターン４鳳、−ｂ。

シリコン窒化膜パターンＨａ、ｔｔｂをマスクとして、
ｆｉｍの半導体層１を約ａｏｏｏｉ程度シリコンエッチ
し、さらに同パターンｄ１，４ｂ。

１ｍ、ｌｂをマスクとして、ポロンのイオン・インブラ
ンティジョン法にて、ｐｉｌの領域Ｃ畠。

ｌｂを形成した（第１図（Ｃ）図示）。次いで、スチー
ムあるいはウェットの雰囲気で熱酸化を行ない１選択的
に約１μｓｍのシリコン酸化膜１１〜１Ｃを成員させた
（第１図（ｄ）＠示）。つづいて、シリコン窒化膜パタ
ーンｓｍｅｔｔｂｙｔ−ｓ例えば、熱リン酸にて除去し
シリコン窒化膜パターン１１直下の領域に、ポロンのイ
オン・インプランティン１ンを行ない、ベース領域８を
形成し、さらにエミッタとなるｒｉｆｌｌの領域ｔとコ
レクタの電極引金山しのためのａｌｌ領域１０等をヒ素
のイオン・インブランティジョンで形成し、あらかじめ
形成されているシリコン酸化膜パターン４ｍにコンタク
トの窓を開口した後。

エミッター電極１１．ベース電極１１およびコレクタ電
極ｌ＃を形成して縦形ｎｐｎ　）ランジスタを造った（
第１ＩＩ（・）図示）。この場合、　ｎｐｎトランジス
タの素子分離は１．約１声の厚みのフィールド酸化膜１
１１．ｆ＠とｐａｌ領域１ｍ。

−ｂ等とを併用する事によって実現しているが。

ｖｓＭｌｌの半導体層−の厚みが約１〜鵞μｍ１度であ
れば１選択酸化法化よるフィールド酸化を直接ｐＨの基
板ｌに接触させ、ｓ予分離することが出来る。又、フィ
ールド酸化膜て直接素子分離する場合でも、素子間のリ
ーク電ｆｌＬｉ止のために、ｐ１１基場１とフィールド
酸化膜との間に。

チャンネル・ストップ用のｐｉｌの不純物のイオン・イ
ンプラテイシ璽ンを行なっておくことが好ましい。

しかしながら、上述した従来の選択酸化法を用いてバイ
ポーラＩＣを製造する方法にあっては次に示すような種
々の欠点があった。

第２図はａｔ、Ｎ、パターン１ｍ、ｌｂをマスクにして
フィールド酸化膜Ｆｍ、Ｆｂを形成した時の断面゛構造
を詳しく描いたものである。ただし、第鵞図では、半導
体層１のシリコンエツチングは°１行なっていない。一
般に選択酸化法ではフィールド酸化膜ｒｂがｌ！ｉ、Ｎ
、パターンｊａの下の領域に喰い込んで成長することが
知られている（同第２図のＦ領域）。これはフィールド
酸化中に酸化剤が８’ｌＮ４パターン１１下の薄いＳｔ
Ｏ，膜−麿を通して拡散していくために酸化膜が形成さ
れる部分り、いわゆるバードビークとフィールド酸化膜
１ｂの厚い部分が横方向にも回り込んだ部分鳳と−から
なる。ｒの長さはたとえば１．Ｎ、パターン５ｍの厚さ
がｔｏｏｏｉ。

その下のｌｌｌ０．　　膜’４ｍがｔｏｏｏＣｋの条件
で１μｍの膜厚のフィールド酸化膜ｙｂを成長させた場
合約Ｌ　ｌｉｇ＠に達する。このため、フィールド領域
の巾Ｃは８１．Ｎ、パターン５１とｉｂ間の距離ムを鵞
μ畷とすると、Ｆが１μ解であるから４ｆｉＩＲ以下に
小さくできずＬ８Ｉの集積化−ことって大きな妨げとな
る。このようなことから、最近＊　Ｓｔ、Ｎ、パターン
１ｍ、ｉｂを厚くシ、この下の８１へ膜を薄くしてバー
ドビークＣＩＩ中の０部分）を抑制する方法やフィール
ド酸化膜１ｂの成長膜厚を薄くしフィールド酸化膜の喰
い込みｒを抑制する方法が試みられている。しかし。

鍵看ではフィールド端部に怠けるストレスが大きくなり
、欠陥が生じ易くなり、後者ではフィールド反転電圧低
下およびフィールド部での配線容量の増大などの問題が
あり１選択酸化法による高集積化には限界がある。

上述したバーズビーク等が生じると１次のよイな問題点
が起きる。これを第３（ｍ）［、第３（ｂ）図に示す従
来の選択酸化法によるバイポーラ・トランジスタの製遺
工１に＄Ｃより説明する。

第３（ａ）図の様にｓｕｍのコレクタ領域となる半導体
層８１の表面に、従来のｉ抗酸化法にて。

シリコン酸化膜Ｍｔｍ０Ｍｚｂを形成し、この酸化膜を
マスクとして、ボロンのイオン・インプランテイシ」ン
法にて、ａｌｌのベース領域２１を形成した。次いで、
第１　（ｂ）　Ｉｍの様に、ｎ臘のエミッター領域を拡
散法あるいは、イオン・インブランティジョン法にて、
、形成した。ここ〈シリコン酸化膜２４は電極取り出し
のための絶縁膜である。この様な従来の選択酸化法によ
る製造方法の問題点は、主に、形成されたシリコン酸化
膜Ｍ１ｍ、Ｍｌｂ等の、いわゆるバード・ビークの形状
とバード・ビーク近傍の半導体領域ストレスとそれｋよ
る欠陥の発生によっている。まずベース領域１１の形状
においては。

ポロンのイオン・インブランティジョンによるベース接
合の半導体主表面からの深さをＣ，バード・ビーク直下
のベース接合の深さをＤとすると、Ｃに比べて、バード
−ビークの酸化膜の厚みだけ、Ｄの値が小さくなる。さ
らに、製造性１中のエツチング処理にて、シリコン酸化
膜の表面がエツチングされるため、Ｄの値はさらに小さ
くなる。このため、このバード醗ビークの先嶋部屹ベー
ス取り出し用の五Ｉ　電極を形成すると、ムＩ　とシリ
コンとの反応にで、ムＩがベース領域を貫通し、素子の
不良の原因となる。

又、半導体主表面の直下のトランジスタのベース幅をム
、バードービーク直下のベース幅をＢとすると、先述の
様にバード・ビータ部のベースの深さが浅い事と、製造
中のエツチング地理で深くなる事と１選択酸化法による
ストレスと欠陥の発生によってエミッタの異常拡散が生
じ、゛エミッターの接金の深さがより深くなり、正常な
ベース幅ムに比べて、バード・ビーク直下のベース幅Ｂ
が小さくなり、ＮνＮトランジスタソ のコレクタエミッタ耐圧の不良を発生させ好ましくない
。この様に１選択蒙、伺綬バイポーラＩＣｊこ適用した
場合、ｓｌ々の素子不実の原因となり易い。

このようなことから１本出願人は以下に示す新規なフィ
ールド領域形成手段によりバイポーラ型半導体装置（例
えば縦形ｆｉｐｎ　　）ランジスタ）の製造方法を提案
した。

［１１まず、第４図（哀）に示す如＜ｐＨの半導体基板
ＸＯＸに選択的に１１！１の不純物の高濃度纏込み層１
１１％形成し、そ、の上に！ＩＩＩのエピタキシャル４
導体層１１１を約１．１Ｓμ嘴虞畏させた後で、半導体
層１６１の表面に写真蝕刻法によりレジストパターンｌ
ｆＪ４ｍ、１６４ｂ。

Ｉａｄｃ：ｆ−−残置させた。つづいて、このパターン
ニングされたレジス）　１０４ｍ、ｌａｍｂ。

１０４ｃをマスクにして半導体層ｚａｐを。

異方性のりアクティブ舎イオンエッチンクｆ（より、ｐ
ａｌの基板１６１に達するまでシリコンエツチングする
ことによって１幅が約１μ深さが約３＃の溝ＷＡ１３ｉ
ａ、ｔａｌｂを形成し。

ｎＩｌの半導体層１　ａ　Ｉｆ島状に分離させる（第４
図（ｂ）図示）。この時、ボロンのイオン・インプラン
ティシコンにて、素子間のチャンネルカットのためｐＨ
の領域１ｔｊ６ｍ。

１０１−を形成しておくことが好ましい。

〔愉〕次に、第４図（Ｃ）化示す如くレジスト１０４８
゜１６４ｂ、１１１８％除去した後、ＣＶＤ−１−８１
０゜膜ｌｓｙを、素子分離の溝＠ｇａｌａ、１ａｌｊｂ
の輻の半分（約ｉ＠ｏｏｌ）よりも充分に厚く堆積させ
る。この時、　ＣＶＤ−１ｉｌｏ、は溝部の内面に＊々
に堆積され、溝＠１０１＠、１０ｉｂが充分に埋込また
。　ＣＶＤ−５ｔｏ、　　膜ｔａｒの表面が、はぼ平坦
となっている。なおこの堆積時において１選択酸化法の
ごとく、高温。

長時間の熱酸化部層を必要としないので、ｐ型の領域ｔ
ｅｅｍ、ｌｅｂの再拡散はほとんど起きなイ。ツづいて
、ＣＶＤ−ｔｔｏ、膜１０１を弗化アンモンで溝ｆＡｓ
ｍｉｍ、ｘｍｉｂ以外のシリコン半導体層ｌ−１の部分
が露出するまで全面エツチングした。この時、第４＠（
ｄ）に示す如く半導体層１０Ｈの上のＣＶＤ　−ＩＩ　
１０゜膜１６Ｆ部分の膜厚分だけ除去され、溝鶴１６１
ｍ、Ｉｊｌｌｂ内のみｃｖｏ　−ｓ　ｔｏ、が残置しこ
れによって中溝体層ｔａＸ内化埋め込まれたフィールド
領域ｒ＃Ｆａ、Ｉ＃Ｆｂが形成される。

（ｉｉ１次いで、フィールド領域ｆ＃Ｆｍ、１６Ｆｂで
分離された半導体領域にレジスト・ブロック法によるボ
ロンのイオン・インブランティジョンにてｐＨのベース
領域ｌＯ＃を形成し。

半導体層の全面に約５ａｏｅｉの絶縁膜１０ｍを夢成し
、さらに写真蝕刻法にて、この絶縁膜１０１にエミッタ
、コレクタの拡散の窓を開口し、ヒ素のイオン・インプ
ランテイシ叢ンを行ない、エミッタとなるｒｒ＠領域１
１ｍ。

コレクタ取出部となるｆｉ蓋領領域１１１形成する。次
にｖＩ量のべ、−大領域１ｍｍ１（一対する開口を形成
し、半導体表面に五Ｉ　等の電極材を堆積させ、この電
極材を写真蝕刻法にてパターンニングすることによって
ベース電極１１Ｍ、エミッタ電極２１１．コレクタ電極
１１４を形成してｎｐａ　　バイポーラトランジスタを
製造する（第４図（６）図示）。

上述した方法によれば以下に示す種々の効果を有するバ
イポーラ型半導体装置を得ることができる。

（１１フィールド領域の面積は半導体層に予め設けた溝
部の面積で決まるため、溝部の面積を縮小（ｔＴること
によって害鳥に所期目的の微細なフィールド領域を形成
で舎、高集積度のバイポーラ型半導体装置を得ることが
できる〇（２）　　フィールド領域の深さは面積に関係
なく半導体層に設けた溝部の深さで決まるため、その深
さを任意に選択することが可能であると共に、素子間の
電流リーク等をフィールド領域で確実に阻止でき高Ｉ！
に１Ｍのバイポーラ型半導体装置を得ることができる。

（５）溝部を設け、チャンネルストッパ用の不純物を溝
部に選択的にドーピングした後においては、従来の選択
酸化法のような高温、長時間の熱酸化工種をとらないた
め、咳不純物領域が横方向に再拡散して素子形成領域の
埋込層あるいはトランジスタの活性領域まで調達しない
ので実効的な素子形成領域の縮小化を防止できる。この
場合、不純物のドーピングをイオン注入により行なえば
その不純物イオン注入層を溝部の底部に形成することが
でき。

そのイオン注入層が再拡散しても素子形成領域の表層（
トランジスタの活性部）にまで延びることがないため、
夷効絆な素子形成領域の縮小を防止できると共に、　　
トランジスタ活性部の不純物領域への１書化も防止でき
る。

（４）溝部の全てに絶縁材料を残置させてフィールド領
域を形成した場合、基板は平坦化されるため、その後の
電極配線の形成に際して段切れを生じるのを防止できる
。

以上のように上記方法では多くのメリットがある。しか
しながら、すべて細い巾のフィールド領域でＬＩＩＩを
形成する場合はよいが、巾の広いフィールド領域を形成
する場合は多少の困難があった。すなわちフィールドの
中８は溝の巾Ｓによってきまってしまい、連化絶縁膜を
残す為には絶縁膜の膜厚ｅｒ）＞に８としなければなら
ず、フィールドの巾が大きいときには絶縁膜も相蟲厚く
堆積せねばならない。例えば、ＮＯμ講巾のフィールド
を形成するには絶縁膜厚を１０μ満以上とせねばならず
堆積時間、膜厚精度、クラックの発生しない条件など困
難な問題が多い。さらに雪ＯＯμｍ巾のフィールド（た
とえばムＩ　ポンディングパッドの下部など）などは上
記方法では形成することが非常奢ζｍｍとなる。故に巾
の広いフィールドを必要とする場合は第１１ＨＣ示すよ
うにまず前述の方法に従って巾のせまいフィールドｔｅ
ｒｍ、ｆｔＦｂ、１０１Ｇを纏め込んだ後１例えば絶縁
膜（ＳｔＯ，）を堆積し写真蝕刻法によりこの絶縁膜牽
部分的に残し巾の広いフィールド領域１０　Ｆ’を形成
するような方法をとっていた。

この方法では巾の広いフィールド酸化膜の形成が可能で
なおかつ選択酸化法の欠陥の大部分を克服できるが場合
によっては一つの大きな欠点が発生する。すなわち第５
図の巾の広いフィールド膜ｘｏｒ’端で段差が生じ、平
坦性が失われることである。選択酸化法の場合はフィー
ルド膜の半分はシリコン亭導体層に埋まるが、この方法
ではフィールド膜厚がそのまま段差となるので選択酸化
法の場合以上の段差が生じ巾の広いフィールド膜近傍で
マイクロリソグラフィーを必要とする場合には大きな障
害となっていた。

これに対し１本発明は上記方法を踏えて更に鋭意研究し
た結果、半導体層の溝部に対しセルファラインで、かつ
表面が半導体層主面と同レベルで１幅の広いフィールド
領域の形成手段を確立し、これにより高集積化と高性能
化を達成した半導体装置の製造方法を見い出した。

以下１本発明の詳細な説明する。

まず、第１導電型の半導体基板上の第意導電型の半導体
層上に少なくとも意つ以上の溝Ｓ形成予定部が除去され
たマスク材１例えばレジストパターンを形成した後％咳
マスク材から露出する中溝体層−分を所望深さ選択的に
エツチングして少なくとも幅の異なる２つ以上の溝部を
設ける。この場会、エツチング手段としては反応性イオ
ンエツチング又はリアクティブイオンエツチングを用い
れば、側面が略―直な溝部を設けることが可能となる。

但し、その他のエツチング手段で逆子−パ状の１１ｉＩ
Ｋを有する溝部を設けてもよい。

つづいて、マスク材の除去後、溝部を食む半導体層上に
第１絶縁材料を溝部の深さに同等或いはほぼ同等の厚さ
だけ形成する。ｔＰかる第１絶縁材料の形成手段として
は１例えば絶縁材料をＣＶＤ法、デマＤ法等により堆積
する方法。

半導体層を皐接瞭化することによってシリコン酸化物を
形成する方法、或いは半導体層の溝部側１１に多艙晶シ
リコン等の被酸化物膜を設けた後、酸化処理する方法１
等を挙げることができる。上記絶縁材料としては１例え
ば８１０．。

８’ｌＮ４或いはムｌ、０１等を挙げることができ。

場合によってはリン硅化ガラス（ＰＩＧ）、砒素。

硅化ガラス（五ｍ１ｌＧ）、ボロン硅化ガラス（ＢＲＩ
Ｇ）などの低溶融性絶縁材料を用いてもよい。なお。

絶縁材料の形成に先端って溝部内に半導体基板と同導電
蓋の不純吻を選択的にドーピングして半導体層あるいは
半導体基板にチャンネルストッパ領域あるいはＰＮ接会
分離領域を形成してもよい。また、絶縁材料の堆積に先
端って溝部を有する半導体層全体、もしくは溝部の少な
くとも一部を酸化又は窒化処理して溝部が塞がれない１
ｉ度の酸化膜又は窒化膜を成長されてもよい。このよう
な方法を併用することｋよって。

得られたフィールド絶縁膜は溝部の半導体層に接した緻
密性の優れた酸化膜又は窒化膜と堆積により形成された
絶縁材料とから構成され、絶縁材料のみからなるものに
比べて素子分離性能を著しく向上できる。更に絶縁材料
の堆積後。

その絶縁膜の全体もしくは一部の表層に低溶融化物質１
例えばボロン、リン、砒素等をドーピングし、熱処理し
て該絶縁膜のドーピング層を溶融するか、求いは前記絶
縁膜の金体もしくは一部の上に低溶融憧飽縁材料１例え
ばボロン硅化ガラス（ＢＩＱ）、リン硬化ガラス（ＦＩ
ＩＧ）　、或いは砒素硅化ガラス（五５ｌｌＧ）等を堆
積し、この低溶融性絶縁膜を溶融するか、いずれかの処
理を施してもよい。このような手段を採用することによ
って、絶縁材料の堆積条件によって第１の溝部に対応す
る部分が凹状となった場合、その凹状部を埋めて平坦化
でき、その結果後のエツチングに際して第１の溝部に残
存した結縁材料がその開口部のレベルより下になるとい
う不都合さを肪止で會る等の効果を有する。

次いで、半導体層上に堆積させた絶縁膜を写真蝕刻法に
てパターニングされたマスク材を広幅の溝部の上に、マ
スク材の側端面と、この溝部の側面との距離が、第１絶
縁材料の厚みよりも大きく離間する様に残置させる。こ
のマスク材のパターンで、異方性のエツチング法１例え
ばリアクティブイオンエツチングを用いて。

第１絶縁材料（絶縁膜）を半導体層の表面が露出するま
でエツチングし、広幅の溝部の中に。

垂直あるいはほぼ垂直に近い側面を有する絶縁膜パター
ンを残置させる。この様な異方性のエツチング法にて広
幅の溝部内に形成された絶縁膜パターンは次の様な特徴
をもって１いる。広幅の溝部側面から垂直な方角に軍み
が、絶縁膜の厚みとほぼ同じ絶縁膜パターンが形成され
、その表面はほぼ溝部の底面に対して−直な側面となっ
ており、さらに、ある長さの空間の幅をへて、マスク・
パターンによって残置された絶縁膜パターンの側面が存
在する。この絶縁膜パターンどうしの側面間の溝部（空
間）の幅は、マスク合せの精度によって決まり、約１〜
！μ以下に射さえる事は可能である。つづいて、半導体
層全面に第２絶縁材料を、前述の絶縁膜パターン間の溝
部の幅の半分以上の厚さとなるように堆積させる。ここ
に用いる落雪絶縁材料は。

前述のものと同様のものでよい。さらにこの第２飴縁材
料（絶縁膜）を半導体層の主面が露出するまでエツチン
グして、前述の絶縁膜パターン間の広幅の溝−に絶縁材
料を残置させ、広幅の溝ｌｌ屹平坦性のよい一体化され
たフィールド膜を形成することが出来る。又、狭い幅の
溝部に属しては、第５ｉｌｌの絶縁膜の厚みと第２回目
の絶縁膜の厚みとの和が、狭い幅の溝部の幅の半分以上
であれば、＊い幅の溝部を埋めることができ、この溝部
をバイポーラ、ＭＯｓ等の素子分離領域として用いるこ
とができる。

本発明にセける主願は、！ｌｉ直あるいは、はぼ垂直に
近い広幅の半導体層の溝部内憂と、溝部の深さとほぼ同
じ厚みで、ｆｌ直あるいはほぼ垂直に近い側面を有する
絶縁膜を、溝部の半導体層の側面から１間隙をへだてて
残量させ、その間隙の幅半分よりも厚い絶縁膜を堆積し
、ＭＰ導体層の表面が露出するまでエツチングして間隙
を埋込むことＫある。したがって、溝部内部に垂直ある
いはほぼ垂直に近い＊ｉｉｉを有する絶縁膜を残置させ
る方法として、直接のパターニング法、リフ）嗜オフ法
等種々の方式が採用されうる。

しかして１本発明によれば既述した（１）〜（４）の優
れた効果を有すると共に、Ｒ差を有さない任意の広幅の
フィールド領域を形成でき、ひいては高龜積化、高性能
化及び高信頼性を達成したバイポーラ１ランジスダ等の
亭導体装置を得ることができる。

次に１本発明を縦形ｎｐｍ　）ランジスタの製造に適用
した例について第６図（ａ）〜（ｆ）を参照して説明す
る。

実施例 〔１〕　まず、ｐ！１半導体基板−、ａ１４ｃ選択的に
ｎ聾不純物の実濃度埋込み層ｇｔｔｘを形成し、この上
に°厚さ約３μ解のｎＷｋエピタキシャル半導体層ｇｏ
ｓを成長させた後１ＭＰ導体層ｇｏｓ表面の溝部形成予
定部以外に写真蝕刻法〈よりレジストパターン６０４ａ
−ｇ６ａｃを形成した（第［１（ａ）図示）。つづいて
、レジストパターン６０４８〜ｔｔｏａｃをマスクとし
て半導体層ｔｔａｘを、異方性のりアクティブイオンエ
ツチング法によりエツチング除去した。この時、第６図
（ｂｌに示す如く、纏直に近い側面をもつ幅１μ輌。

深さ１μ漢の狭い幅の溝部ｇｅｔｔａと幅６μｍ。

深さ１μ慣の広幅の溝部ｇａｓｈとが形成された。ひ舎
つづ１１％同レジストパターンｇｏｎｅ〜＃−４ｃをマ
スクとして基板１１１と同導電型の不純物であるポロン
をイオン注入した後、熱処理を施して溝＄１１１１１．
＃＃ｌｂの底部に基板ｔａＸにまで適するチャンネルス
トッパとしてのｐ十型領域−ｅｇｇ、ｍｅｅｔ−を形成
した（同第６図（ｂ）図示）。こうした溝＠６０１鳳、
５ａｓｂ及びｐ十　型領域Ｍａａｍ、６０１ｂによって
ｎｐｎ　）ランジスタ形成予定部となる島状の半導体層
ｇａｓ鳳が形成された。

〔−〕次いで、レジストパターン１１１４１〜ｇａ４Ｇ
を除去した後、　８１０．をＣＶＤ法により溝部ｉａｔ
ｔｍ、５ａｓｈの深さと同じ約１μ溝の厚みで半導体層
＃−１金面に堆積させた。この時。

８１０、は溝部−１１，ｔａｌｋ内面＃内面上Ｃ徐々さ
れ、第＠図（Ｃ）に示す如く溝部の開口部まで充分に埋
込まれ、平坦なＣＶＤ−８ｔｏ、膜ｔｔｅｒが形成され
た。なセ、この堆積時においては選択酸化法の如く高温
、長時間の熱処理が解消されることによりｐ十蓋領域ｍ
ａｉｍ、ｉａｍｂの再拡散はほとんど起舎なかった。ひ
きつづき、写真蝕刻法により広幅の溝部−−５−内のＣ
ＶＤ−５ｔｏ。

膜ｄＯ１の一部にレジストパターン１１１））形成した
（同第６図（Ｃ）図示）。

０ｉｌ）　次いで、レジストパターン−Ｏ＃をマスクと
してＣＶＤ−８１０，膜−ｏｒｙｅ＊異方性のりアクテ
ィブイオンエツチング法で半導体層ｇｏｓ表面が露出す
るまでエツチングした。この時。

狭い幅の溝＠　６６１　ｍにはＣＶＤ　−１１０，６０
１ｍが残存した。また、広幅の溝ｇｉｍｌｌｂ内には。

該溝＠１ｅｌｂの内側面ムとｒに接したＣＶＤ−８１０
、ｇｓｙｂ、＋１ｏｙｄが残存する七共ニ、レジストパ
ターン１１０ｇ直下に帥記Ｓ轟偽ｇａｒｂ。

ｔｔｅｙａと一定の間隔を置いて兎すたＣＶＤ−８温０
．ｇ＊ｒｃが残存した（第６図（ｄ）図示）。

この際、残存（４Ｄ−８ｔｏ、　ｇ　ｏ　ｒ　ｃの側面
Ｃと広幅の溝部１ｔＪ５ｂの内側面ム、ＩＰとの距離は
。

諌溝ｍσ１１の内側面ム、Ｆの近傍でのＣＶＤ−５ｔＯ
，膜の形状が階段状になっているので。

ＣＶＤ−８１０，膜の厚さよりも大きく１間させること
が好ましい。しかるに１本実施例では半導体層６０１が
露出するまでＣＶＤ−５ｉｏ、膜をリアクティブイオン
エツチング法をエツチングするため、残存ＣＶＤ−８１
０，＃　ＯＦ　ｃ　（Ｄ側面と残存ＣＶＤ−ＣＶＤ−５
ｔｏＲの側面Ｂと（０間に間隙ｇａｓｓか形成される。

同様暑と残存ＣＶＤ−４１０゜ｔｔｏｒｃの側面りと残
存ｅｖＤ−ｓｔｏ、ｇｅｒａｔｖ儒面Ｅとの関番こ間＠
　ｇ　側面ｔ　ｂが形成される（同第６図（ｄ）図示）
。ξれら間隙６０９ｍ、ＩＩａｌｂの大きさはレジスト
パターン６０１１のマスク合わせ精度に依存し、約１〜
！μＷ＠穆変の大きさに抑え込むことができる。

０■　次いで、レジストパターンｄＯ＃を除去した後、
　ｓｔｏ、ヲｃｖｐ法ｊｃ　ヨリ前配量＠ｔｔｏ９ｍｍ
ｇｏ＃ｂのうちの大きい幅の間隙の半分以上の厚さとな
るように堆積してＣＶＤ−１１０，膜ｔｔｘ。

を形成した（第６図（ｅ）図示）。つづいて、　ｃｖｎ
−ＳｔＯ，膜６１０を弗化アンモニウムで半導体層１１
１１の表面が露出するまでエツチングした。

この時、第６図（ｆ）！こ示す如く広幅の溝＠６０１ｉ
ｂ内の残存（４Ｄ−１１ｔｏ、　＃＃Ｆｂ−１Ｏｒｄ　
ｆＪ間の間＠ｇＯｍｍ、６０１ｂニｃＶＤ−ａｉｏ、　
６１１３ｍ。

６ｔＯｂｉｆｉ残存し、ｔ！ｌｌＪ記残存ＣＶＤ−８轟
ｏ、＊＊ｙｂ〜ｇｔｙｄと一体化されるξとにより広幅
（−μＷ＆）のフィールド領域ｔｉｌｌが形成された。

なお。

前記狭い幅の溝＠ＩＩ０１ｍＥ＠存したＣＶＤ−ｇＩＯ
，１６７ｍ　もフィールド領域１ｊｌｌ’として利用さ
れる。

〜〕次いで、狭いフィールド領域１１１’と広幅のフイ
・−ルド領域６１１で分離された島状の半導体層ｌ０Ｍ
ｍにレジストブロック法によるポロンのイオンインプラ
テーシ遷ンを行なってｐＨベース領域ｄ１２を形成した
後、半導体層全面に眉間絶縁膜としての厚さ約５ｏｏｏ
ｉのｃｖｎ−８１０、膜１ｔｆＪを堆積し、更にフォト
エツチング技術によりエミツダ、コレクタ予定部のＣＶ
Ｄ−１０，膜６１Ｍを選択的に除去して開孔窓を形成し
た。つづいて、同開孔窓を通して砒素のイオンインプラ
チージョンを行ないｐｍ！ベース領域−１１にｎ＋　ｍ
のエミッタ領域１１４を、半導体層ｇｔｔｚｍにｎ＋　
ｍのコレクタ取出し領域６１１１を形成した。ひきつづ
き、ｐａ１ベース領域ｉｘｘ上（７）ＣＶＤ−１１０，
ｌｌｇＪＪを開孔し。

全面に導電体膜１例えばムｌ　膜を真空蒸着した後、こ
れをフォトエツチング技術によりパターニンクシてベー
ス、エミッタ、コレクタのムＩ電極１１ｇ−１ｌｌを形
成しｎｐｎバイポーラトランジスタを製造した（第６図
（１）図示）。

上述した本発明方法によれば狭い幅のフィールド領域ｉ
ｆｆ’の広幅のフィールド領域ｅｘｔを形成できると共
に、第６図（ｆ）に示す如（ｎｐｎトランジスタ形成部
としてのａｌｌの半導体層Ｃ−１１表面と広幅のフィー
ルド領域６１１表面との段差を解消して平坦性を棗好に
できるためｎｐｎ　）ランジスタ領域からム輻のフィー
ルド領域ｉｌｌ上に電極を延出した鳩舎、フィールド領
域とｎｐｎ　）ランジスタ領域の間で電極が段切れする
のを防止できる。また、ｎｐｎ　）ランジスタ関でのリ
ーク電流の発生も防止できる。したがって高性能、高集
積度のｎｐｎバイポーラＦランジスタを容易に得ること
ができる。

なお１本発明に係る半導体装置の製造にセいては、半導
体層として■ｐａｌ半導体基板に設けたｐ型エピタキシ
ャル層、■ｐＨ半導体基板にｎ型エピタキシャル層を２
１ｉ！積層したもの、或いは同基板にｐｗエピタキシャ
ル層とａｌｌエピタキシャル層を夫々積層したものを帛
いてもよいＯ 本発明に係る半導体装置の製造においては。

上記実施例の如くｐ型半導体基板上のａｌｌ牛導体層に
ｎｐｎバイポーラトランジスタを形成する以外に１例え
ばｐ型半導体基板に三重拡散法によｌ）　ｎｐｎバイポ
ーラトランジスタを形成してもよい。

′：′。

本発明に係る半導体装置の製造方法は上記実施例の如（
ｎｐｎバイポーラトランジスタの製造のみに限らず、　
Ｉ”Ｌ等の他のバイポーラ臘半導体装置やＭＯ８半導体
装置の製造屹も同様屹遭用できる。

以上詳述した如く、本発明によればマスク合わせ余裕度
をとることなく、微細或いは広幅等の任意のフィールド
領域を主に半導体層に設けられた溝部に対してセルファ
ラインで形成でき。

もって高集積度、高信頼性及び高性能のバイポーラトラ
ンジスタ等の半導体装置を製造し得る方法を提供できる
ものである。

【図面の簡単な説明】

第１図（１）〜（Ｃ）は従来の選択酸化法を採用した縦
形ｎｐｎ　）ランジスタの製造工場を示す断面図。 第２図は従来の選択酸化法の問題点を説明するための断
面図、第３図（ａ）　、　（ｂ）は従来の選択酸化法の
バイポーラトランジスタに適用した場合の問題点を説明
するための断面図、第４図（１）〜（ｅ）は本出願人が
既に提案したｆｉｐｒｌバイポーラトランジスタの製造
を示す工１ｉ断面図、第６図は第４図ｒａｔ〜（Ｃ）の
変形手段によりフィールド領域を形成した状態を示す断
面図、第６図（工）−（ｇ）は本発明の実施例における
ｎｐｎバイポーラトランジスタの製造を示す工程断面図
である。 ６０１・・・ｐｍ！半導体基板、ｇｏｓ・・・ｎ十　埋
込み層、６６１・・・ａｌｌエピタキシャル半導体層。 ６０４ａ　〜６０４ｃ、６０Ｍ−レジスドパ゛ターン。 ｉｏｔｔａｏｇｏｇｂ・・・溝部、６０１１ｍ、６０６
ｂ　・−ｐ＋型領領域１１１１１１〜６０ｒｄ、ｆ；１
０ｍ、６１０ｂ、、、残存（、ＶＤ−８１０，，６ｏ＃
ｍ、ｇＯ＃ｂ・−・間隙、ｉｌｌ、・・広幅のフィール
ド領域、６１１’・・・狭いフィールド領域、６Ｚ２・
・・ｐ型ベース領域、６１４・・・ｎ＋　　ｍエミッタ
領域、６１５・・・ｎ十　型コレクタ取出し領＃Ｒｈｅ
ｘｅ〜６１ｇ・・・ムｌ　電極。 出願人代理人　　弁理士　鈴　江　武　彦第１図 １ 第２１ｆ 第３図

Claims (1)

1. 【特許請求の範囲】 （１１−導電種の半導体層の所望部分番と垂直もしくは
   垂直に近い側面を有する少なくとも幅の異なる冨つ以上
   の溝部を設ける工種と、この溝部を含む半導体層上に第
   １絶縁材料を少なくとも広幅Φ溝部の深さと略同等の厚
   さで形成する工程と、ｍ記第１絶縁材料を広幅の溝部の
   内部に選択的に残存させる工種と、第２絶縁材料を、鉤
   記残存第１絶縁材料のｌ１ｗ間の間隙、もしくは残存第
   １絶縁材料の側面と広幅の溝部の内側面の間隔のうち最
   も大きい間隔の幅の半分以上の厚さとなるように形成す
   る工種と、この第２絶縁材料を半導体層が露出するまで
   エッチ・ソゲして前記間隔に残存させてフィールド領域
   を形成する工種とを具備したことを特徴とする半導体装
   置の製造方法。 （２１−導電量の半導体層がこれと逆導電製の半導体基
   板上に設けられ、かつ該基板と半導体層の間或いは半導
   体層中に一導電型の埋込み領域を設けたことを特徴とす
   る特許請求の範囲第１項記載の半導体装置の製造方法。 （３）−導電量の半導体層に溝部を設けた後、絶縁材料
   を堆積する前に、半導体層全面もしくは少くとも溝部の
   一部を酸化又は窒化処理して溝部が嶌がれない程度の酸
   化膜又は窒化膜を成長せしめることを特徴とする特許請
   求の範囲第１項又は第２項記載の半導体装置の製造方法
   。 （４）−導電型の半導体層置溝部を設けた後、絶縁材料
   を堆積する前に、情義内に半導体基板と同導電型の不純
   物を選択的にドーピングし。 このドーピングによって形成された領域を。 前記の溝部の絶縁材料と半導体基板とく接触させること
   を特徴とする特許請求の範囲第１項乃至第３項記載の半
   導体装置の製造方法。 （５）第１又は第３の絶縁材料を堆積後、咳絶縁膜の全
   体もしくは一部の表層に低溶融化物質をドーピングし、
   熱処理を施して諌絶縁膜のドーピング層を溶融化し、し
   かる後に絶縁膜のエツチングを行なうことを特徴とする
   特許請求の範囲第１項乃至第４項いずれか記載の半導体
   装置の製造方法。 ｔａ　　第１又は第鵞の絶縁材料を堆積後、咳絶縁膜全
   体もしくは一部の上に低溶融性絶縁膜を堆積し、この低
   溶融性絶縁膜を溶融化し、しかる後にこれら絶縁膜のエ
   ツチングを行なうことを特徴とする特許請求の範囲第１
   項乃至第４項いずれか記載の半導体装置の製造方法。