JPS5831603B2 - 分散形ddcシステムにおける故障バツクアツプ装置 - Google Patents
分散形ddcシステムにおける故障バツクアツプ装置Info
- Publication number
- JPS5831603B2 JPS5831603B2 JP52009706A JP970677A JPS5831603B2 JP S5831603 B2 JPS5831603 B2 JP S5831603B2 JP 52009706 A JP52009706 A JP 52009706A JP 970677 A JP970677 A JP 970677A JP S5831603 B2 JPS5831603 B2 JP S5831603B2
- Authority
- JP
- Japan
- Prior art keywords
- ddc
- station
- output
- control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
本発明は小容量のコンピュータからなるステーションを
複数備えて1プラント制御運転を行なう分散形DDC(
DIRECT DIGITAL C0NT−ROL)シ
ステムのバックアップ装置に関する。
複数備えて1プラント制御運転を行なう分散形DDC(
DIRECT DIGITAL C0NT−ROL)シ
ステムのバックアップ装置に関する。
最近1つのマイクロコンピュータ等の小容量のコンピュ
ータで数ループから数十ループを制御するステーション
を1つのプラント制御に多数設置し、制御の危険分散を
はかり全システムが一度にダウンするのを防止する分散
形DDCシステムが多数出現している。
ータで数ループから数十ループを制御するステーション
を1つのプラント制御に多数設置し、制御の危険分散を
はかり全システムが一度にダウンするのを防止する分散
形DDCシステムが多数出現している。
しかし1つの制御ループの異常がプラント全体のダウン
につながるような非常に重要なループを処理するDDC
ステーションが故障した場合には分散形DDCの意味が
なくなってしまう。
につながるような非常に重要なループを処理するDDC
ステーションが故障した場合には分散形DDCの意味が
なくなってしまう。
本発明の目的は、プラント全体をダウン安全性に直接関
係する制御ループのDDCを実行するDDCステーショ
ンが故障して機能をマヒしてもその制御ループを異なる
制御用途に使用しているDDCステーションでバックア
ップするようにして分散形DDCシステムの稼動率を向
上する分散形DDCシステムにおける故障バックアップ
装置を提供することにある。
係する制御ループのDDCを実行するDDCステーショ
ンが故障して機能をマヒしてもその制御ループを異なる
制御用途に使用しているDDCステーションでバックア
ップするようにして分散形DDCシステムの稼動率を向
上する分散形DDCシステムにおける故障バックアップ
装置を提供することにある。
その目的を達成するための概要は重要なループの制御機
能を、異なる制御用途に使用している2つ以上のDDC
ステーションの一部に組み込み、各々に同一の設定値を
与え、同一のフィードバック量を読み込ませて、制御演
算をさせて、バックアップ用制御ループの操作出力を、
正規制御ループの操作出力にトラッキングさせておき、
正規制御ループのDDCステーションが故障したときバ
ックアップ側制御ループに切換えて、プラント運転がで
きるように構成している。
能を、異なる制御用途に使用している2つ以上のDDC
ステーションの一部に組み込み、各々に同一の設定値を
与え、同一のフィードバック量を読み込ませて、制御演
算をさせて、バックアップ用制御ループの操作出力を、
正規制御ループの操作出力にトラッキングさせておき、
正規制御ループのDDCステーションが故障したときバ
ックアップ側制御ループに切換えて、プラント運転がで
きるように構成している。
より具体的な構成を次に図面を参照しながら説明する。
第1図において、1つのマイクロコンピュータなどの小
容量コンピュータを内蔵して数ループから数十ループ(
図では6ループを示している)のDDCを実行するDD
Cステーションを2台備えて、1つのプロセス10を制
御するものとする。
容量コンピュータを内蔵して数ループから数十ループ(
図では6ループを示している)のDDCを実行するDD
Cステーションを2台備えて、1つのプロセス10を制
御するものとする。
各DDCステーション11.12はプラント10におい
て異なる制御用途に使用し、ループに対応させてコンピ
ュータとプロセスとを結合するために入出カスチージョ
ン111〜116,12、〜126を備える。
て異なる制御用途に使用し、ループに対応させてコンピ
ュータとプロセスとを結合するために入出カスチージョ
ン111〜116,12、〜126を備える。
なおプロセス10においてプラント全体のダウンとか安
全性に直接関係する制御ループとして第1のDDCステ
ーション11の入出カスチージョン11、と第2のDD
Cステーション12の入出カスチージョン12□とが該
当し、第1のステーション11の入出カスチージョン1
16ト第2のDDCステーション12の入出カスチージ
ョン126がそれぞれ予備用としてとっであるものとす
る。
全性に直接関係する制御ループとして第1のDDCステ
ーション11の入出カスチージョン11、と第2のDD
Cステーション12の入出カスチージョン12□とが該
当し、第1のステーション11の入出カスチージョン1
16ト第2のDDCステーション12の入出カスチージ
ョン126がそれぞれ予備用としてとっであるものとす
る。
第1DDCステーシヨン11に備えている予備用の入出
カスチージョン116は第2DDCステーシヨン12の
正規用入出カスチージョン121に対応した制御ループ
をバックアップするために用い、第2DDCステーシヨ
ン12に備えである予備用の入出カスチージョン126
は第1DDCステーシヨン11の正規用の入出カスチー
ジョン111に対応した制御ループをバックアップする
ために活用する。
カスチージョン116は第2DDCステーシヨン12の
正規用入出カスチージョン121に対応した制御ループ
をバックアップするために用い、第2DDCステーシヨ
ン12に備えである予備用の入出カスチージョン126
は第1DDCステーシヨン11の正規用の入出カスチー
ジョン111に対応した制御ループをバックアップする
ために活用する。
バックアップは第1DDCステーシヨン11の故障の場
合には第1DDCステーシヨン11の故障信号に応動し
て切換回路13が第1DDCステーシヨン11の正規入
出カスチージョン111から第2DDCステーシヨン1
2のバックアップ用入出カスチージョン126に切換え
、正規用入出カスチージョンの制御ループの制御を第2
DDCステーシヨン12でDDCの実行が行なわれ、ま
た第2DDCステーシヨン12の故障の場合には、第2
DDCステーシヨン12の故障信号に応動して切換回路
14が第2DDCステーシヨン12の入出カスチージョ
ン12□から第1DDCステーシヨン11の入出カスチ
ージョン116に切換えて、入出カスチージョンの制御
ループを第1DDcステジヨン11によってDDCの実
行がなされる。
合には第1DDCステーシヨン11の故障信号に応動し
て切換回路13が第1DDCステーシヨン11の正規入
出カスチージョン111から第2DDCステーシヨン1
2のバックアップ用入出カスチージョン126に切換え
、正規用入出カスチージョンの制御ループの制御を第2
DDCステーシヨン12でDDCの実行が行なわれ、ま
た第2DDCステーシヨン12の故障の場合には、第2
DDCステーシヨン12の故障信号に応動して切換回路
14が第2DDCステーシヨン12の入出カスチージョ
ン12□から第1DDCステーシヨン11の入出カスチ
ージョン116に切換えて、入出カスチージョンの制御
ループを第1DDcステジヨン11によってDDCの実
行がなされる。
具体的には、第1DDCステーシヨン11の入出カスチ
ージョン11.の制御ループを第2DDCステーシヨン
12の予備用の入出カスチージョン126でバックアッ
プする内容の第2図を参照して説明する。
ージョン11.の制御ループを第2DDCステーシヨン
12の予備用の入出カスチージョン126でバックアッ
プする内容の第2図を参照して説明する。
第2図においてプロセス量を検出する検出器10bは出
力側を正規制御用およびバックアップ制御用入出カスチ
ージョン11□、126の入力側に接続して両入出カス
チージョン11□、126にプロセス検出信号を出力す
る。
力側を正規制御用およびバックアップ制御用入出カスチ
ージョン11□、126の入力側に接続して両入出カス
チージョン11□、126にプロセス検出信号を出力す
る。
正規制御用入出カスチージョン11□は、設定信号およ
び操作出力信号をバックアップ用入出カスチージョン1
26に与え、正規制御用およびバックアップ制御用入出
カスチージョン111,126の両操作出力を入力とす
る切換回路13は第1DDCステーシヨン11からの故
障信号に応動し、異常時にバックアップ制御用入出カス
チージョン126の操作出力を操作端10aに出力する
。
び操作出力信号をバックアップ用入出カスチージョン1
26に与え、正規制御用およびバックアップ制御用入出
カスチージョン111,126の両操作出力を入力とす
る切換回路13は第1DDCステーシヨン11からの故
障信号に応動し、異常時にバックアップ制御用入出カス
チージョン126の操作出力を操作端10aに出力する
。
なおバックアップ制御用の入出カスチージョンは第1D
DCステーシヨン11から生ずる機能が正常信号のとき
操作出力が第1DDCステーシヨン11の操作出力にト
ラッキングされ、第1DDCステーシヨン11の機能が
異常のとき操作出力が第1DDCステーシヨン11の操
作出力にトラッキングされず、第2DDCステーシヨン
が演算した結果の操作出力を操作端10aに出力する。
DCステーシヨン11から生ずる機能が正常信号のとき
操作出力が第1DDCステーシヨン11の操作出力にト
ラッキングされ、第1DDCステーシヨン11の機能が
異常のとき操作出力が第1DDCステーシヨン11の操
作出力にトラッキングされず、第2DDCステーシヨン
が演算した結果の操作出力を操作端10aに出力する。
次に作動を説明すれば、第1DDCステーシヨア11:
12DDcステーシヨン12が正常の機能が営なまれで
いれば、切換回路13は図示位置に切換であって、検出
器10bの出力信号を入力する第1DDCステーシヨン
11は所定の制御を行なうための演算を行ない、演算結
果を正規制御用入出カスチージョン11、に与え、操作
端108を演算結果内容にする。
12DDcステーシヨン12が正常の機能が営なまれで
いれば、切換回路13は図示位置に切換であって、検出
器10bの出力信号を入力する第1DDCステーシヨン
11は所定の制御を行なうための演算を行ない、演算結
果を正規制御用入出カスチージョン11、に与え、操作
端108を演算結果内容にする。
そのとき第2DDCステジヨン12は、バックアップ制
御用入出カスチージョン126を選択したときに第1D
DCステーシヨンが正規制御用入出カスチージョン11
1を選択したときに行なった演算を行なっているが、操
作出力信号が第1DDCステーシヨン111の操作出力
にトラッキングされている。
御用入出カスチージョン126を選択したときに第1D
DCステーシヨンが正規制御用入出カスチージョン11
1を選択したときに行なった演算を行なっているが、操
作出力信号が第1DDCステーシヨン111の操作出力
にトラッキングされている。
仮りに第1DDCステーシヨン111が故障し、12D
Dcステーシヨン12が正常機能を営むと仮定すれば、
第1DDCステーシヨン11の異常内容の信号が切換回
路13および第2DDCステジヨン12に与えられる。
Dcステーシヨン12が正常機能を営むと仮定すれば、
第1DDCステーシヨン11の異常内容の信号が切換回
路13および第2DDCステジヨン12に与えられる。
切換回路13は点線位置に切換わり、それにともない第
1DDCステーシヨン11の操作出力に第2DDCステ
ーシヨン12の入出カスチージョン126はトラッキン
グされず、第2DDCステーシヨン12で演算された操
作出力が切換回路13をへて操作端10aに与えられる
。
1DDCステーシヨン11の操作出力に第2DDCステ
ーシヨン12の入出カスチージョン126はトラッキン
グされず、第2DDCステーシヨン12で演算された操
作出力が切換回路13をへて操作端10aに与えられる
。
すなわち第2DDCステーシヨン12における予備用と
してとってあった入出力用ステーション126を用いて
第1DDCステーシヨン11でプラントにおいて重要な
要素を制御している制御ループ、ここでは入出カスチー
ジョン116のバックアンプが完全に行なえた。
してとってあった入出力用ステーション126を用いて
第1DDCステーシヨン11でプラントにおいて重要な
要素を制御している制御ループ、ここでは入出カスチー
ジョン116のバックアンプが完全に行なえた。
第3図は本願発明の他の実施例であって、第2図と同一
機能を営なむ装置に同一番号を付して、その説明を省略
して説明する。
機能を営なむ装置に同一番号を付して、その説明を省略
して説明する。
相違する点は、バックアップ制御用入出カスチージョン
126を省略し、プロセス10において重要な制御を行
なう入出カスチージョン111を第1DDCステーシヨ
ン11と第2DDCステーシヨン12とが共用する。
126を省略し、プロセス10において重要な制御を行
なう入出カスチージョン111を第1DDCステーシヨ
ン11と第2DDCステーシヨン12とが共用する。
第1DDCステーシヨン11が正常な機能を営なんでい
る場合、入出カスチージョン11.の制御が第1DDC
ステーシヨン11で行なわれ、第1DDCステーシヨン
11が異常になると第2DDCステーシヨン12に切換
わる。
る場合、入出カスチージョン11.の制御が第1DDC
ステーシヨン11で行なわれ、第1DDCステーシヨン
11が異常になると第2DDCステーシヨン12に切換
わる。
切換わる途中は、入出カスチージョンは出力をホールド
している。
している。
第1図は本願発明の一実施例をブロック構成にして示す
図、第2図は第1図におけるバックアップ制御を説明す
るための図、第3図は本願発明の他の実施例をブロック
構成にして示す図である。 10a・・・操作端、10b・・・検出器、11・・・
第1DDCステーシヨン、12・・・第2DDCステー
シヨン、13.14・・・切換回路、11□〜6,12
.〜5・・・入出カスチージョン、116,126・・
・予備用の入出カスチージョン。
図、第2図は第1図におけるバックアップ制御を説明す
るための図、第3図は本願発明の他の実施例をブロック
構成にして示す図である。 10a・・・操作端、10b・・・検出器、11・・・
第1DDCステーシヨン、12・・・第2DDCステー
シヨン、13.14・・・切換回路、11□〜6,12
.〜5・・・入出カスチージョン、116,126・・
・予備用の入出カスチージョン。
Claims (1)
- 11つのマイクロコンピュータ等の小容量コンピュータ
を内蔵したDDCステーションで数ループから数十ルー
プのDDCを実行するシステムを1つのプラント制御に
複数システムを用いて構成する分散形DDCシステムに
おいて、所定ループの制御機能を、異なる制御用途に使
用している2つ以上の各DDCステーションの一部に組
み込み、各々に同一の設定値およびフィードバック量を
もとに制御演算させ、正常時に一方のDDCステーショ
ンの正規制御ループの操作出力値に他方のDDCステー
ションのバックアップ制御用ループの操作出力値を強制
的に一致しておき、正規制御ループのDDCステーショ
ンが故障したときバンクアップ制御用ループの操作出力
に切換えてプラント運転を経続するようにしたことを特
徴とする分散形DDCにおける故障バックアップ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52009706A JPS5831603B2 (ja) | 1977-02-02 | 1977-02-02 | 分散形ddcシステムにおける故障バツクアツプ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52009706A JPS5831603B2 (ja) | 1977-02-02 | 1977-02-02 | 分散形ddcシステムにおける故障バツクアツプ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5395483A JPS5395483A (en) | 1978-08-21 |
JPS5831603B2 true JPS5831603B2 (ja) | 1983-07-07 |
Family
ID=11727675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52009706A Expired JPS5831603B2 (ja) | 1977-02-02 | 1977-02-02 | 分散形ddcシステムにおける故障バツクアツプ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5831603B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4218442A (en) * | 1979-03-29 | 1980-08-19 | Abbott Laboratories | 1-Epi-fortimicin A and derivatives |
-
1977
- 1977-02-02 JP JP52009706A patent/JPS5831603B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5395483A (en) | 1978-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5638510A (en) | Multiplexed system with watch dog timers | |
JPS5831603B2 (ja) | 分散形ddcシステムにおける故障バツクアツプ装置 | |
JPS6019540B2 (ja) | 構成切替制御方式 | |
JPH03176701A (ja) | N対1バックアップコントローラ | |
JPS5854470A (ja) | 多重系電子計算機システム構成制御方式 | |
JPS6218060B2 (ja) | ||
JPH0635739A (ja) | 切替制御方式 | |
JPS5493340A (en) | Duplex processing system | |
JPS61169036A (ja) | システム監視装置 | |
JPS595302A (ja) | プラント分散制御方法 | |
JPS6394341A (ja) | 二重化電子計算機システムの外部制御方式 | |
JP2744113B2 (ja) | 計算機システム | |
JPS5682955A (en) | Multiple computer system | |
JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
JPH03131902A (ja) | 産業用制御装置 | |
JPH0784898A (ja) | 閉塞通信パス回復制御方式 | |
JPH04199335A (ja) | 計算機システム | |
JPS5839307A (ja) | プログラマブル・コントロ−ラ | |
JPS5960604A (ja) | パネルレス計装システムのバツクアツプ方式 | |
JPS62186301A (ja) | コントロ−ラのバツクアツプ回路 | |
JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
JPH06327050A (ja) | ビル管理システムのバックアップ方式 | |
JPS61182107A (ja) | デイジタル制御装置 | |
JPS5822469A (ja) | 中央監視制御装置 | |
JPH0283745A (ja) | コントローラのバックアップ方式 |