JPS5831572A - ラテラル型ｐｎｐｎ素子 - Google Patents
ラテラル型ｐｎｐｎ素子Info
- Publication number
- JPS5831572A JPS5831572A JP12974981A JP12974981A JPS5831572A JP S5831572 A JPS5831572 A JP S5831572A JP 12974981 A JP12974981 A JP 12974981A JP 12974981 A JP12974981 A JP 12974981A JP S5831572 A JPS5831572 A JP S5831572A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- diffusion
- type
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は低い順方向電圧降下が得られるラテラル謹ＰＮ
ＰＮ素子に関するものである。
ＰＮ素子に関するものである。
一般に１通話路スイツデへの適用を目的としたＰＮＰＮ
スイッチでは、直流抵抗が低いことが望まれるため、高
い信頼性を確保し、順方向電圧降下を低減化することが
重要なＩインドとなる。従来のラテラル１ｌＰＮＰＮ素
子の構造断面図をＮｉｌシリコン基板を用いた例で第１
図。
スイッチでは、直流抵抗が低いことが望まれるため、高
い信頼性を確保し、順方向電圧降下を低減化することが
重要なＩインドとなる。従来のラテラル１ｌＰＮＰＮ素
子の構造断面図をＮｉｌシリコン基板を用いた例で第１
図。
第２図に示す、第１図において１はＮｒＮ１基板でＮｌ
’−ト、１はＰ型拡散層でアノード、３はＰ型拡散層で
Ｐ？−）、４はＮ型拡散層でカソード、５は保護膜、Ｃ
は２のＰＷ拡散層にオーミック接続されたアノード電極
、７は、４のＮＷ拡散層にオーミック接続されたカソー
ド電極である。また°ＲＡはアノード２のバルク抵抗。
’−ト、１はＰ型拡散層でアノード、３はＰ型拡散層で
Ｐ？−）、４はＮ型拡散層でカソード、５は保護膜、Ｃ
は２のＰＷ拡散層にオーミック接続されたアノード電極
、７は、４のＮＷ拡散層にオーミック接続されたカソー
ド電極である。また°ＲＡはアノード２のバルク抵抗。
ＲｍＧｔｌ Ｎ ＋’ −） １の１４ Ａ／り抵抗、
Ｐ、ＧはＰｒ−、ト１のバルク抵抗ｂＲＫはカソード４
のバルク抵抗を示す、また、一点鎖線内１０はＰ＆”−
）拡散用ノ譬ターンの開口窓の位ｌｌｖ示す、第２図に
おいて、１〜１は第１図と同じであるが４のカソードが
３のＰｐ−）内でアノード側に片寄って設けられている
。°この場合１反転層８部はアクセプタ密度が減少した
りＮｉ１ｌになったりしゃすい。
Ｐ、ＧはＰｒ−、ト１のバルク抵抗ｂＲＫはカソード４
のバルク抵抗を示す、また、一点鎖線内１０はＰ＆”−
）拡散用ノ譬ターンの開口窓の位ｌｌｖ示す、第２図に
おいて、１〜１は第１図と同じであるが４のカソードが
３のＰｐ−）内でアノード側に片寄って設けられている
。°この場合１反転層８部はアクセプタ密度が減少した
りＮｉ１ｌになったりしゃすい。
このようなＰＮＰＮ素子は、アノード電極ｅに正、カソ
ード電極１に負の電圧【印加し、光ｖｗＡ射したり、ま
たは、３のｐｃ−＞に新たに電極を設は正の電ｆＩｌｖ
Ｒし込むと、ＯＦＦ状態からＯＮ状態に移ることは、良
く知られている。
ード電極１に負の電圧【印加し、光ｖｗＡ射したり、ま
たは、３のｐｃ−＞に新たに電極を設は正の電ｆＩｌｖ
Ｒし込むと、ＯＦＦ状態からＯＮ状態に移ることは、良
く知られている。
このＯＮ状態でＯＮ電流値Ｉが流れているときの順方向
電圧降下Ｖνは１次式１１）で表わされる。
電圧降下Ｖνは１次式１１）で表わされる。
Ｔ
■？■−（／（Ｉａｔ ｔ ！＠Ｉｓ ”Ｉｌｌα３．
α、））◆Ｒ−Ｉ （１１ここで＊ ／ （Ｉａｔ ＋
Ｉｌｌ ＠ ｒａｍｓα１．α、ンはＩｋ：ｒＩ’ｍｓ
。
α、））◆Ｒ−Ｉ （１１ここで＊ ／ （Ｉａｔ ＋
Ｉｌｌ ＠ ｒａｍｓα１．α、ンはＩｋ：ｒＩ’ｍｓ
。
”＠ａ ＊ ” ｅ”ｌの関１ｃ、には＊、ｕッｖｙ定
数、’ｒは給体温度、ｑは電子の電荷ｍｌｓ！ｅＩｌｌ
＊ＩＵはそれぞれアノード・Ｎｒ−）接合、Ｎｒ−ト・
Ｐｒ−）接合、Ｐｒ−）・カソード接合の飽和型ｅ１．
’ｓ ａ”嘗は、ＰＮＰＮ素子の内部で構成されている
ＮＰＮ。
数、’ｒは給体温度、ｑは電子の電荷ｍｌｓ！ｅＩｌｌ
＊ＩＵはそれぞれアノード・Ｎｒ−）接合、Ｎｒ−ト・
Ｐｒ−）接合、Ｐｒ−）・カソード接合の飽和型ｅ１．
’ｓ ａ”嘗は、ＰＮＰＮ素子の内部で構成されている
ＮＰＮ。
ＰＮＰ ）ランジスタの電流増巾率である。またＲは騰
ルク抵抗で、第１図の場合、Ｒ−Ｐ＾◆Ｒｗ Ｇ ＋
Ｒｐ Ｇ ＋ ＲＫである０通常この（１）式において
＊”ｍ＠ ｅ ”ｍ＊Ｉｍａは接合の面積％’ｌはアノ
ード。
ルク抵抗で、第１図の場合、Ｒ−Ｐ＾◆Ｒｗ Ｇ ＋
Ｒｐ Ｇ ＋ ＲＫである０通常この（１）式において
＊”ｍ＠ ｅ ”ｍ＊Ｉｍａは接合の面積％’ｌはアノ
ード。
Ｐｒ−）間の巾でほぼ決定され、α、も素子特性の安定
化を計るために、素子製作上一定値にコントロールされ
るため、■、１，１１．，１．．．α１．α、はほぼ定
数と考えられる。すなわち／ （Ｉｍ＋＋Ｉｓ＊ｓ１１
．、α３．α、）は定数となる。その結果、 ＰＮＰ素
子のＶνを低くするためには、バルク抵抗Ｒを下げる方
法が有効であり第２図に示すようにカソード４をアノー
ド２側に寄せてＲｐｏｌに：小にしＲｖ小さくすること
が効果的である。しかしながら第２図ζ；示すごとく、
３のｒ−）Ｙ形成するための拡散用・母ターンの開口窓
１０より外側にはみ出してまでカソード４をアノード２
側に寄せると、第２図に示す８の部分のアクセプタの表
面濃度が薄くなり、イオンなどの付看により８０部分の
導電型が反転してチャンネルを形成してしまいリーク電
流が流れやすく信頼度の低いＰＮＰＮ素子ができる欠点
があるため、カソードをアノード側に寄せることに限界
がありＶνを下げる事が困難であった。
化を計るために、素子製作上一定値にコントロールされ
るため、■、１，１１．，１．．．α１．α、はほぼ定
数と考えられる。すなわち／ （Ｉｍ＋＋Ｉｓ＊ｓ１１
．、α３．α、）は定数となる。その結果、 ＰＮＰ素
子のＶνを低くするためには、バルク抵抗Ｒを下げる方
法が有効であり第２図に示すようにカソード４をアノー
ド２側に寄せてＲｐｏｌに：小にしＲｖ小さくすること
が効果的である。しかしながら第２図ζ；示すごとく、
３のｒ−）Ｙ形成するための拡散用・母ターンの開口窓
１０より外側にはみ出してまでカソード４をアノード２
側に寄せると、第２図に示す８の部分のアクセプタの表
面濃度が薄くなり、イオンなどの付看により８０部分の
導電型が反転してチャンネルを形成してしまいリーク電
流が流れやすく信頼度の低いＰＮＰＮ素子ができる欠点
があるため、カソードをアノード側に寄せることに限界
がありＶνを下げる事が困難であった。
本発明は、これらの欠点を解決するため、カソード層Ｖ
Ｐｆｆ−）層内でかつＰｒ−）拡散用窓の外側にアノー
ド側にはみだして設け、更にＰゲート層表面に高−反履
を設け、ＰＮＰＮ素子のＶνの低減化及び信頼度の向上
を計ったもので以下詳細に説明する。
Ｐｆｆ−）層内でかつＰｒ−）拡散用窓の外側にアノー
ド側にはみだして設け、更にＰゲート層表面に高−反履
を設け、ＰＮＰＮ素子のＶνの低減化及び信頼度の向上
を計ったもので以下詳細に説明する。
第３図は１本発明の実施例で１〜８までは前記第２図と
同一であり、説明を省略する。９はＰ製の１１１ｉ績度
拡散層である。
同一であり、説明を省略する。９はＰ製の１１１ｉ績度
拡散層である。
本実施例において、カソード４はＰＰ−）拡散層Ｊの内
側でかつ、アノード２側にｌ’ｌ”−）拡散用開口部パ
ターンよりはみ出して形成されている。そのため％Ｐ？
−）層内のレリーズ抵抗Ｒ，Ｇが小さくなり、前記式（
１）より、明らかなように、順方向降下電圧Ｖ、が小さ
くなる。また９のＰＩｉ高ｌ１１ｍ拡散層の存狂のため
反転層８が形成されても９部においてチャンネルが切断
されるためリーク電流の増大がない高信頼度のラテラル
１ｉＰＮＰＮ素子ができる。また、第３図において帯状
のＰ型高温度拡散層９は必要１；応じて４の周囲全体を
とり囲むように形成してもよく、また４の周囲の一部の
みに形成してもよい要は反転層８を切断し、４と１が短
絡しないようにすることである。従って反転層が形成し
ない部分には９はなくてもよい。
側でかつ、アノード２側にｌ’ｌ”−）拡散用開口部パ
ターンよりはみ出して形成されている。そのため％Ｐ？
−）層内のレリーズ抵抗Ｒ，Ｇが小さくなり、前記式（
１）より、明らかなように、順方向降下電圧Ｖ、が小さ
くなる。また９のＰＩｉ高ｌ１１ｍ拡散層の存狂のため
反転層８が形成されても９部においてチャンネルが切断
されるためリーク電流の増大がない高信頼度のラテラル
１ｉＰＮＰＮ素子ができる。また、第３図において帯状
のＰ型高温度拡散層９は必要１；応じて４の周囲全体を
とり囲むように形成してもよく、また４の周囲の一部の
みに形成してもよい要は反転層８を切断し、４と１が短
絡しないようにすることである。従って反転層が形成し
ない部分には９はなくてもよい。
以上説明したように、本発明によるＰＮＰＮスイッチは
、カソードをアノード側にＰｒ−）拡散相開ロ部ノ譬タ
ーンよりはみ出して形成することと、それによって発生
してしまう反転層のできやすい部分にＰ型高温度拡散層
を設けることにより、順方向電圧降下Ｖ、が低く、信頼
度の高いラテラル型素子が出来る利点を有する。
、カソードをアノード側にＰｒ−）拡散相開ロ部ノ譬タ
ーンよりはみ出して形成することと、それによって発生
してしまう反転層のできやすい部分にＰ型高温度拡散層
を設けることにより、順方向電圧降下Ｖ、が低く、信頼
度の高いラテラル型素子が出来る利点を有する。
このため１本発明のスイッチは直流抵抗１；関する技術
基準が厳しい一タン電話機の通話路スイッチに適用する
と有利である。
基準が厳しい一タン電話機の通話路スイッチに適用する
と有利である。
第１図は従来のラテラル＠ＰＮＰＮ素子の構速断面図、
第２図は従来の低い順方向降下電圧を考慮したラテラル
型ＰＮＰＮ素子の構造断面図、第３図は本発明の一実施
例のラテラル型ＰＮＰＮ素子の構造断面図である。 １・・・Ｎ型基板（Ｎゲート）、ｌ・・・ｐＨ拡散層（
アノード）、３・・・Ｐ型拡散＠（Ｐゲート）。 ４・・・Ｎ型拡散層（カソード）、５・・・保護層、６
・・・アノード電極、７・・・カソード電極、８・・・
反転層、９・・・ｐ’ＩＨ拡散層、１０・・・ｒｅ−）
拡散用パターンの開口窓 出願人代理人 弁理士 鈴江武彦
第２図は従来の低い順方向降下電圧を考慮したラテラル
型ＰＮＰＮ素子の構造断面図、第３図は本発明の一実施
例のラテラル型ＰＮＰＮ素子の構造断面図である。 １・・・Ｎ型基板（Ｎゲート）、ｌ・・・ｐＨ拡散層（
アノード）、３・・・Ｐ型拡散＠（Ｐゲート）。 ４・・・Ｎ型拡散層（カソード）、５・・・保護層、６
・・・アノード電極、７・・・カソード電極、８・・・
反転層、９・・・ｐ’ＩＨ拡散層、１０・・・ｒｅ−）
拡散用パターンの開口窓 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 半導体基板表面に、基板と反対の導電ＷＪｉを持つ第１
と第２の拡散層を離間して形成し、その第１の拡散層の
表面に基板と同じ導電型の第３拡散層を形成するラテラ
ル１ｌｌＰＮＰＮ素子において、前記第３の拡散層を、
第１の拡散層を形成するための拡散用開口部パターンよ
り第２の拡散層側にはみだして第１の拡散層内部に形成
し、さらに１表面において少なくとも第１の拡散層の端
と第３の拡散層の端の間の第１の拡散用量ロ部ノ譬ター
ンが存在しない部分に、帯状に第１の拡散層と同じ導電
型で、かつ第１の拡散層の拡散用開口部パターＶ内での
第１の拡散層と同程度以上の不純物表面濃度を有する第
４の拡散層を設けることを特徴とするラテラル型ＰＮＰ
Ｎ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974981A JPS5831572A (ja) | 1981-08-19 | 1981-08-19 | ラテラル型ｐｎｐｎ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974981A JPS5831572A (ja) | 1981-08-19 | 1981-08-19 | ラテラル型ｐｎｐｎ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831572A true JPS5831572A (ja) | 1983-02-24 |
| JPH0136268B2 JPH0136268B2 (ja) | 1989-07-31 |
Family
ID=15017246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12974981A Granted JPS5831572A (ja) | 1981-08-19 | 1981-08-19 | ラテラル型ｐｎｐｎ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831572A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5245288A (en) * | 1975-06-19 | 1977-04-09 | Asea Ab | Semiconductor device |
| JPS5536190A (en) * | 1978-09-01 | 1980-03-13 | Bosch Gmbh Robert | Steering apparatus for automobiles |
| JPS55105340A (en) * | 1979-01-23 | 1980-08-12 | Nec Corp | Semiconductor device and its manufacturing method |
| JPS5628777U (ja) * | 1979-08-09 | 1981-03-18 |
-
1981
- 1981-08-19 JP JP12974981A patent/JPS5831572A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5245288A (en) * | 1975-06-19 | 1977-04-09 | Asea Ab | Semiconductor device |
| JPS5536190A (en) * | 1978-09-01 | 1980-03-13 | Bosch Gmbh Robert | Steering apparatus for automobiles |
| JPS55105340A (en) * | 1979-01-23 | 1980-08-12 | Nec Corp | Semiconductor device and its manufacturing method |
| JPS5628777U (ja) * | 1979-08-09 | 1981-03-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0136268B2 (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3739238A (en) | Semiconductor device with a field effect transistor | |
| EP0424710B1 (en) | Thyristor and method of manufacturing the same | |
| GB1198132A (en) | Improvements in Semiconductor Bistable Switching Devices | |
| US4019198A (en) | Non-volatile semiconductor memory device | |
| US4157562A (en) | Gate controlled bidirectional semiconductor switching device having two base regions each having a different depth from an adjacent surface | |
| ITMI951305A1 (it) | Tiristore di tipo mos controllato con caratteristiche di saturazione della corrente | |
| US4675713A (en) | MOS transistor | |
| JPS5831572A (ja) | ラテラル型ｐｎｐｎ素子 | |
| US3967308A (en) | Semiconductor controlled rectifier | |
| JPH0291975A (ja) | 半導体装置 | |
| JP2626198B2 (ja) | 電界効果トランジスタ | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| JP2002190575A (ja) | 半導体装置およびその製造方法 | |
| US3624464A (en) | Peripheral gate scr with annular ballast segment for more uniform turn on | |
| JPH02278880A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0646661B2 (ja) | 半導体デバイス | |
| JPH0472670A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| KR100293273B1 (ko) | 트라이악 소자 | |
| JPH0459785B2 (ja) | ||
| JPH04150073A (ja) | 接合型電界効果トランジスタ | |
| JPH02267969A (ja) | 横型伝導度変調型ｍｏｓｆｅｔ | |
| JPS60116170A (ja) | 半導体装置 | |
| JPS6236917A (ja) | 集積回路装置 | |
| JPH09181336A (ja) | 半導体装置 |