JPS5830614B2 - プログラム計算機 - Google Patents
プログラム計算機Info
- Publication number
- JPS5830614B2 JPS5830614B2 JP3787577A JP3787577A JPS5830614B2 JP S5830614 B2 JPS5830614 B2 JP S5830614B2 JP 3787577 A JP3787577 A JP 3787577A JP 3787577 A JP3787577 A JP 3787577A JP S5830614 B2 JPS5830614 B2 JP S5830614B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- program
- memory
- calculation
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明はプログラム計算機に関するものでメモリーレジ
スタからの呼出し、書込みにあたって、プログラムステ
ップ数の低減、キー操作の簡略化し、書込みは°′２”
ステップ必要であったためプログラムステップ数が増加
し、キー操作も繁雑であった。
スタからの呼出し、書込みにあたって、プログラムステ
ップ数の低減、キー操作の簡略化し、書込みは°′２”
ステップ必要であったためプログラムステップ数が増加
し、キー操作も繁雑であった。
本発明はこのような欠点を除去したものでメモリーレジ
スタから呼出し書込みにあたって第２図に一実施例とし
て示すように囚、巨１、匡］、園、巨司 キー等のキー
を設け、プログラムモード（つまり’Ｐ０Ｍ” モード
）の時は前記各キーがメモリーレジスタからの呼出し動
作を指定し、プログラム計算時に呼出しキーとして働き
、計算モード（つまり’ＣＡＬ” モード）の時は前記
各キーがメモリーレジスタへの書込みキーとして働くよ
うにしたもので以下に示す様にプログラムステップ数を
減少させ、キー操作を簡略化することができる。
スタから呼出し書込みにあたって第２図に一実施例とし
て示すように囚、巨１、匡］、園、巨司 キー等のキー
を設け、プログラムモード（つまり’Ｐ０Ｍ” モード
）の時は前記各キーがメモリーレジスタからの呼出し動
作を指定し、プログラム計算時に呼出しキーとして働き
、計算モード（つまり’ＣＡＬ” モード）の時は前記
各キーがメモリーレジスタへの書込みキーとして働くよ
うにしたもので以下に示す様にプログラムステップ数を
減少させ、キー操作を簡略化することができる。
前記と同じ単利計算のプログラムについて説明する。
まずモード切替スイッチを’Ｐ０Ｍ” とする。
次に閃ロ巨Ｈヨ１図口日
とプログラムする。
つまり°゛８″８″ステツプグラムできることになる。
次にモード切替スイッチを’ＣＡＬ” としプログラム
計算の実行は以下のようにする。
計算の実行は以下のようにする。
ｎ−＝３年、ｒ＝６％、Ａ＝１００００円の場合には
３囚（つまり′３″をメモリー〇
〇 Ａ １１に書込む）
Ｏ２Ｏ３囲（つまり０．０６ ”をメモリーの＋ Ｂ
ｌ′に書込む） １００００図（つまり’ １００００ ”をメモリーの
Ｃ″に書込む） 次に監翠団 キーを押すとｒ（３Ｘ０．０６＋１）Ｘ
１００００Ｊを実行し°’１１８００円″が求まる。
ｌ′に書込む） １００００図（つまり’ １００００ ”をメモリーの
Ｃ″に書込む） 次に監翠団 キーを押すとｒ（３Ｘ０．０６＋１）Ｘ
１００００Ｊを実行し°’１１８００円″が求まる。
次にｎ＝５年の場合には
５゜
次にロ キーを押すと同様に゛’１３０００円′′が求
まる。
まる。
以上の様に本発明によると７０グラムステツプ数が減少
し、キー操作も簡易化できることになる。
し、キー操作も簡易化できることになる。
以下第３図を用いて本発明の一実施例の構成および動作
を説明する。
を説明する。
第３図において１はプログラム記憶装置、２は書込み回
路、３は読出し回路、４はモード指定スイッチ、７はプ
ログラム計算実行キー（Ｅｎ）、１０は入力装置、１２
はデコーダ、１５は演算、置数制御回路、１６はメモリ
ー選択回路、１７は表示レジスタで、演算レジスタとし
ても使用している。
路、３は読出し回路、４はモード指定スイッチ、７はプ
ログラム計算実行キー（Ｅｎ）、１０は入力装置、１２
はデコーダ、１５は演算、置数制御回路、１６はメモリ
ー選択回路、１７は表示レジスタで、演算レジスタとし
ても使用している。
１８は出力装置、２０Ａ、２０Ｂ、２０Ｃ・・・・・・
２ＯＮはメモリーレジスタ読出し、書込みキ２４Ａ、２
４Ｂ、２４Ｃ，・・・・・・２ＯＮはメモリーレジスタ
、５．８．２１Ａ、２１Ｂ 、２１Ｃ・・・・・・２１
Ｎはインバータ、６，９，１３，２２Ａ。
２ＯＮはメモリーレジスタ読出し、書込みキ２４Ａ、２
４Ｂ、２４Ｃ，・・・・・・２ＯＮはメモリーレジスタ
、５．８．２１Ａ、２１Ｂ 、２１Ｃ・・・・・・２１
Ｎはインバータ、６，９，１３，２２Ａ。
２２Ｂ 、２２Ｃ・・・・・・２２Ｎはアンドゲート、
１１゜１４はオアゲートである。
１１゜１４はオアゲートである。
ここでスイッチ４をオンとしてフログラムモード（つま
り’Ｐ０Ｍ” モード）を指定すると、インパーク５の
出力はハイレベルとなりプログラム記憶装置１への書込
み状態となる。
り’Ｐ０Ｍ” モード）を指定すると、インパーク５の
出力はハイレベルとなりプログラム記憶装置１への書込
み状態となる。
次に囚キー２０Ａを押すとインバータ２１Ａの出力がハ
イレベルとなりオアゲート１１．デコーダ１２、アンド
ゲート６、プログラム記憶装置１への書込み回路２を通
して囚キー２０Ａの情報がプログラム記憶装置１へ書込
まれる。
イレベルとなりオアゲート１１．デコーダ１２、アンド
ゲート６、プログラム記憶装置１への書込み回路２を通
して囚キー２０Ａの情報がプログラム記憶装置１へ書込
まれる。
入力装置１０は置数キー、演算キーを含み次に日キーを
押すと同様に［Ｅ］キーの情報がプログラム記憶装置１
へ書込まれる。
押すと同様に［Ｅ］キーの情報がプログラム記憶装置１
へ書込まれる。
以下同様に１１Ｅｌ［］［Ｅ］区］日と各キーを押すと
各々のキー情報がプログラム記憶装置１へ書込まれる。
各々のキー情報がプログラム記憶装置１へ書込まれる。
次にスイッチ４をオフし計算モード（つまり”ＣＡＬ”
モード）を指定すると、インバータ５の出力はロウレ
ベルとなるため書込み回路２は出力されず、一方アンド
ゲート９の一方の入力がハイレベルとなるためプログラ
ム記憶装置１の読出し状態となる。
モード）を指定すると、インバータ５の出力はロウレ
ベルとなるため書込み回路２は出力されず、一方アンド
ゲート９の一方の入力がハイレベルとなるためプログラ
ム記憶装置１の読出し状態となる。
次に°“３″キーを押すと入力装置１０、オアゲート１
１、デコーダ１２を通して３′′の置数情報が発生し、
オアゲート１４、演算、置数制御回路１５を通して表示
レジスタ１７へ１１３１１が置数され、出力装置１８へ
出力される。
１、デコーダ１２を通して３′′の置数情報が発生し、
オアゲート１４、演算、置数制御回路１５を通して表示
レジスタ１７へ１１３１１が置数され、出力装置１８へ
出力される。
次に囚キー２０Ａを押すとアンドゲート
２２Ａ、メモリーレジスタＭＡへの書込み回路２３Ａを
通して表示レジスタ１７の情報（つまり＋Ｔ ３ｊｌ
）がメモリーレジスタＭＡ２４Ａへ書込まれる。
通して表示レジスタ１７の情報（つまり＋Ｔ ３ｊｌ
）がメモリーレジスタＭＡ２４Ａへ書込まれる。
以下同様に０．０６［Ｅ］、１００００円と押すとそれ
ぞれメモリーレジスタＭＢ２４Ｂ。
ぞれメモリーレジスタＭＢ２４Ｂ。
Ｍｃ ２４ Ｃへ’０．０６” ”１００００”が書
込まれる。
込まれる。
次に１１７ キー７を押すとアンドゲート９、プログ
ラム記憶装置１の読出し回路３が出力され、プログラム
記憶装置１から前記プログラム情報（つまりＧＥ［司日
１区匡］日）が順 次出力される。
ラム記憶装置１の読出し回路３が出力され、プログラム
記憶装置１から前記プログラム情報（つまりＧＥ［司日
１区匡］日）が順 次出力される。
まずプログラム記憶装置１より”Ａ”′なる情報が出力
されるとオアゲート１４、メモリー読出し選択回路１６
を通してメモリーレジスタＭＡ ２４ Ａの内容が表示
レジスタ１７へ出力される。
されるとオアゲート１４、メモリー読出し選択回路１６
を通してメモリーレジスタＭＡ ２４ Ａの内容が表示
レジスタ１７へ出力される。
次の×′”なる情報では演算、置数制御回路１５を通し
て乗算命令がセットされ次の１１ Ｂ １１、＋′、ｕ
ＩＴｌ １１ ×ｌ“、＋＋ Ｃ１１、゛なる情報
で同様にメモリー読出し選択回路１６、演算、置数制御
回路１５が動作し指定の演算（つまり（３Ｘ０．０６＋
１ ）Ｘ１００ＯＯ）を実行し終了する。
て乗算命令がセットされ次の１１ Ｂ １１、＋′、ｕ
ＩＴｌ １１ ×ｌ“、＋＋ Ｃ１１、゛なる情報
で同様にメモリー読出し選択回路１６、演算、置数制御
回路１５が動作し指定の演算（つまり（３Ｘ０．０６＋
１ ）Ｘ１００ＯＯ）を実行し終了する。
次に゛５″キー、囚キーを押すと同様にメモリーレジス
タＭＡ２４Ａ の内容がｆｌ ５１＋となり次に巨亘逼
キーを押すと「（５Ｘ０．０６＋１ ）Ｘ１００ＯＯ
Ｉを実行する。
タＭＡ２４Ａ の内容がｆｌ ５１＋となり次に巨亘逼
キーを押すと「（５Ｘ０．０６＋１ ）Ｘ１００ＯＯ
Ｉを実行する。
なお本実施例ではスイッチ４がオンの時
゛ＰＧＮ”モード、オフの時”ＣＡＬ”′モードとした
が逆の対応でも容易に実現できることは云うまでもない
。
が逆の対応でも容易に実現できることは云うまでもない
。
以上実施例により説明したが、本発明によればフログラ
ムステップ数を減少せしめることにより、操作を大巾に
簡略化することができる。
ムステップ数を減少せしめることにより、操作を大巾に
簡略化することができる。
【図面の簡単な説明】
第１図は従来のプログラム計算機のキーの構成例を示す
平面図、第２図は本発明の一実施例におけるプログラム
計算機のキーの構成例を示す平面図、第３図は同計算機
のブロック図である。 １・・・・・・プログラム記憶装置、２・・・・・・書
込み回路、３・・・・・・読出し回路、１０・−・・・
・入力装置、１５・・・・・・演算置数制御回路、２０
Ａ、２０Ｂ・・・・・・２ＯＮ・・・・・・メモリーレ
ジスタ読出し、書込みキー ２４Ａ。 ２４Ｂ・・・２ＯＮ・・・・・・メモリーレジスタ。
平面図、第２図は本発明の一実施例におけるプログラム
計算機のキーの構成例を示す平面図、第３図は同計算機
のブロック図である。 １・・・・・・プログラム記憶装置、２・・・・・・書
込み回路、３・・・・・・読出し回路、１０・−・・・
・入力装置、１５・・・・・・演算置数制御回路、２０
Ａ、２０Ｂ・・・・・・２ＯＮ・・・・・・メモリーレ
ジスタ読出し、書込みキー ２４Ａ。 ２４Ｂ・・・２ＯＮ・・・・・・メモリーレジスタ。
Claims (1)
- １ 変数、数値、演算命令のキー操作順序を記憶するプ
ログラム記憶装置、プログラムの書込み、読出しモード
を指定するスイッチ、プログラム計算実行キー、および
前記変数に対応して数値を記憶するメモリーレジスタを
有し、前記メモリーレジスタからの読出し、書込みを行
なうメモリー指定キーを前記メモリーレジスタに対応さ
せてそれぞれ１キーづつ設けると共に前記スイッチが書
込みモードの時にプログラムの一連のキー操作順序を前
記プログラム記憶装置に記憶させ、前記スイッチが読出
しモードの時に前記数値キーに続いて前記メモリー指定
キーを押すと前記数値キーに対応した数値を前記メモリ
レジスタに記憶させ、前記プログラム計算実行キーの操
作により前記プログラム記憶装置に記憶されているキー
操作順序に従って演算を実行し、その実行途中に前記メ
モリ指定キー情報時には前記メモリレジスタの内容を演
算レジスタへ呼出し、続いて所定の演算を実行すること
を特徴とするプログラム計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3787577A JPS5830614B2 (ja) | 1977-04-01 | 1977-04-01 | プログラム計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3787577A JPS5830614B2 (ja) | 1977-04-01 | 1977-04-01 | プログラム計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53123047A JPS53123047A (en) | 1978-10-27 |
| JPS5830614B2 true JPS5830614B2 (ja) | 1983-06-30 |
Family
ID=12509697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3787577A Expired JPS5830614B2 (ja) | 1977-04-01 | 1977-04-01 | プログラム計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830614B2 (ja) |
-
1977
- 1977-04-01 JP JP3787577A patent/JPS5830614B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53123047A (en) | 1978-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3161763A (en) | Electronic digital computer with word field selection | |
| JPH0158539B2 (ja) | ||
| JPS5830614B2 (ja) | プログラム計算機 | |
| JPS6041769B2 (ja) | アドレス指定方式 | |
| US4352161A (en) | Electronic calculator capable of dealing with variables | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPH0421151Y2 (ja) | ||
| JPS54137317A (en) | Musical sound memory for electronic instrument | |
| JPS6129071Y2 (ja) | ||
| JPH0798644A (ja) | キャラクタ表示データ書込み装置 | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS594056B2 (ja) | キ−入力制御方式 | |
| JPS6257997B2 (ja) | ||
| JPS6137080Y2 (ja) | ||
| JPS6216715Y2 (ja) | ||
| JPS5922587Y2 (ja) | 乱数発生装置 | |
| US4516862A (en) | Electronic timepiece having address designation circuits of ROM and RAM | |
| JPH03105384A (ja) | 表示制御方式 | |
| JPS6217782B2 (ja) | ||
| JPS6310553Y2 (ja) | ||
| JPH0610433Y2 (ja) | 小型電子式計算機 | |
| JPH0459636B2 (ja) | ||
| JPS5911940B2 (ja) | プログラム演算スタ−ト装置 | |
| JPS5921067B2 (ja) | 電子式卓上計算機 | |
| JPS5826052B2 (ja) | 蓄積プログラム製御装置の学習装置 |