JPS5830134A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS5830134A
JPS5830134A JP12894381A JP12894381A JPS5830134A JP S5830134 A JPS5830134 A JP S5830134A JP 12894381 A JP12894381 A JP 12894381A JP 12894381 A JP12894381 A JP 12894381A JP S5830134 A JPS5830134 A JP S5830134A
Authority
JP
Japan
Prior art keywords
etching
gas
wafer
protective film
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12894381A
Other languages
English (en)
Inventor
Hitoshi Kudo
均 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12894381A priority Critical patent/JPS5830134A/ja
Publication of JPS5830134A publication Critical patent/JPS5830134A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ドライエツチング方法に関するものであり、
特に、保護膜としてのレジスト等のパターンをマスクと
する場合のレジストの消失および熱による変形を低減す
ることのできるドライエツチング方法を提供するもので
ある。
半導体素子の微細化に伴い平行平板型のドライエツチン
グ装置が多用されている。この場合、レジストの消失が
問題になる。すなわち、従来の湿式エツチング法と異な
り、ドライエツチングの場合のレジストの消失は主に熱
分解によると考えられ、ボストベーク時間を長くし、温
度を上げる事により消失量を少なくできる事が知られて
いる。
しかし、この方法はポ2トペーク時間を長くし温度を上
げる事によりレジストの流動が起こりせっかく形成され
た微細パターンがくずれてしまうため、あま9良い方法
とは言い難い。この様にマスクとして用いるレジストが
、被エツチング薄膜のエツチングされる前に消失してし
まう事により、微細パターンを再現性良く精度を確保し
てエツチングする事ができなくなる欠点がある。このレ
ジストの温i上昇の原因としては、エツチング反応熱お
よびイオン、プラズマからの熱移動が考えられている。
上記欠点を除去する対策として行なわれているのは、し
′シストパターンを異種の薄膜に転写し、その薄膜をマ
スクとして用いる方法および、ウェハーを保持する台に
冷却した液体を流し積極的に冷却する方法である。しか
し前者は、精度良く微細パターンを形成できるが、薄膜
形成、マスクパターン形成等の工程を追加する必要があ
る。後者は、今のところ考えられる最善の方法であるが
、ウニハート保持台の密着や、ウェハー、ウェハー保持
台の熱伝導度によりレジストの消失速度が左右されてし
まうため、再現性にとぼしい。また十分な効果が得られ
ない場合がある。
本発明は、上記従来の点を鑑みてなされたものでドライ
エツチングの工程においてウェハーに一定方向から加圧
、冷却したガスを吹きつけ、直接レジストなどの各種保
護膜を冷却するものである。
レジストの消失を防止するには、直接レジストを冷却す
れば良い。ドライエツチングでは、ウェハーは減圧下に
さらされているから気体の対流により冷却する事は難し
いので、レジストの直接冷却には加圧・冷却したガスを
吹きつける方法が良い。従って、ウェハー上部の一定角
度方向にガス吹き出し口を設け、放電を一度停止させて
エツチングを停止した後、加圧、冷却したガスをウェハ
ーに吹きつけて冷却し、その後放電を再開してドライエ
ツチングを継続する。エツチングを一時停止するのは、
エツチング条件の変動を防ぐためである。
本発明において、導入するガスは反応ガスが望ましいが
、反応ガスが常温で液体であれば冷却する事が難しいの
で、希ガスや窒素炭酸ガス等を用い十分反応ガスで置換
した後、エツチングを継続する事もできる。
以下、本発明を用いたレジスト冷却方法を、平行平板型
カソードカップリングタイプのドライエツチング装置を
用いてAl薄膜をホトレジストをマスクとしてCCl4
ガスでエツチングした例を第1図、第2図に示す。
第1図、第2図は工?チング時間とAlのエツチング量
およびレジストの消失量の関係を示したもので、曲線1
および曲線3(細い実線)は従来の例で曲線2および曲
線4(太い実線)は、本発明にかかる方法の結果である
。横軸のエツチング時間は、積算した時間で冷却の時間
は含まれていない。Alのエツチング量は、表面に形成
されたAI!203によシ時間遅れを伴って上昇する。
一時放電を止めてエツチングを停止する事によシA1表
面が酸化されるのでAl2O3膜による多少の時間遅れ
が発生するが、連続してエツチングした場合には、エツ
チング時間とともに、反応生成物であるA11C13等
が増加し、エツチング速度が遅くなるので、1μm程度
をエツチングする場合には、従来の方法も本発明の方法
でもほとんど差がない。
一方マスクとなるレジストの場合には、本発明による方
法を用いた場合と従来の場合とで、消失量に2〜3倍も
の差が生じている。
第3図は本発明に用いるエツチング装置の一例の概略を
示したものである。1は反応用ガス導入口であり、2は
排気口である。半導体ウェハー3は電極上に保持され、
その上部に、冷却用ガス導入口4が設けられている。な
お、本発明の冷却方法を、従来の冷却方法と併用して用
いる事ができるのはもちろんである。
またレジストに限らず、エツチングにおいて冷却を必要
とする各種の薄膜や、各種のマスクに適用できる事はも
ちろんである。さらにデポジション等、減圧下での冷却
方法として適用できる事ももちろんである。
一般に、エツチングの際には、反応生成物として各種の
物質が生成するが、それらのすべてが、容易に除去され
るわけではない。例えばNのドライエツチングをC(J
4ガスを用いた場合には、A10g3や炭素が残査とし
て基板上に堆積する。ひどい場合にはエツチングが進行
しなくなったり、腐蝕の原因にもなる。この様な残査に
対しても、本発明の方法では加圧したガスを基板上部よ
り吹きつけるため、上記残査の除去が可能である。また
装置内に残存する、ちシ、はこりなどが基板上に乗った
としても除去できる。電離したちり、はこりに対しては
、吹きつけるガスをイオン化しておけばさらに効果があ
る。
また、′冷却工程の際はエツチングを停止すれば、各種
検出手段を放電(発光)の影響なく使う事ができ、終点
検出などの再現性が向上する。なお、冷却工程により処
理時間は長くなる事もあるが、装置内の公転により、エ
ツチング部と冷却部を共存させる事により処理時間の短
縮をはかる事ができる。
また本発明の方法では、マスクとなるレジストを直接冷
却するので電極と基板保持台、基板保持台と基板等の密
着は冷却の程度に関係しない。従って基板の構造や置き
方あるいはそりによって差が生ずる事はない。
以上のように、本発明はドライエツチングにおいて、基
板上の保護膜を不要な消失を防止できるとともに、不要
生成物の除去も可能となり、高精度なドライエツチング
パターンの形成に大きく寄与するものである。
【図面の簡単な説明】
第1図、第2図はそれぞれAIドライエツチングの場合
の従来の方法と本発明一実施例の方法によるA7+とレ
ジストの時間と消失量の関係図、第3図は本発明を実施
する場合の装置の一例の概略図である。 1・・・・・・反応ガス導入口、3・・・・・・半導体
ウェハー、4・・・・・・冷却用ガス導入口。 代理人の氏名、弁理士 中 尾 敏 男 ほか1名a 
1 図

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成された薄膜を上に保護膜をマスクとして形
    成する工程と、反応ガスを導入してこのガスにより前記
    薄膜をエツチングする工程と、前記エツチングを停止し
    、前記保護膜冷却用ガスを導入する工程とを備えたドラ
    イエツチング方法。
JP12894381A 1981-08-18 1981-08-18 ドライエツチング方法 Pending JPS5830134A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12894381A JPS5830134A (ja) 1981-08-18 1981-08-18 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12894381A JPS5830134A (ja) 1981-08-18 1981-08-18 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS5830134A true JPS5830134A (ja) 1983-02-22

Family

ID=14997234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12894381A Pending JPS5830134A (ja) 1981-08-18 1981-08-18 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS5830134A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024020A (ja) * 1983-07-19 1985-02-06 Matsushita Electronics Corp 樹脂封止体のドライ開封方法
JPS63236326A (ja) * 1987-03-24 1988-10-03 Anelva Corp ドライエツチング方法とその装置
JPH01304730A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 半導体製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024020A (ja) * 1983-07-19 1985-02-06 Matsushita Electronics Corp 樹脂封止体のドライ開封方法
JPS63236326A (ja) * 1987-03-24 1988-10-03 Anelva Corp ドライエツチング方法とその装置
JPH01304730A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 半導体製造装置

Similar Documents

Publication Publication Date Title
US4073669A (en) Plasma etching
US4442338A (en) Plasma etching apparatus
US5240555A (en) Method and apparatus for cleaning semiconductor etching machines
JPS62281331A (ja) エツチング方法
JPS5830134A (ja) ドライエツチング方法
US4248948A (en) Photomask
US5496438A (en) Method of removing photo resist
JP2002299315A (ja) 半導体装置の製造方法
JPH0637050A (ja) 半導体ウエハのドライエッチング装置
JP3685832B2 (ja) 半導体装置の製造方法
JP3113040B2 (ja) 半導体装置の製造方法
KR0137925Y1 (ko) 반도체소자 제조장치
JPH01243426A (ja) レジスト膜のエツチング方法
JPH06283411A (ja) 半導体基板の処理方法及び半導体装置の処理装置
JPS635528A (ja) 反応性スパッタエッチング方法
JPH02165656A (ja) 半導体装置の製造方法
JPS61150336A (ja) 半導体装置の製造方法
JPS5878429A (ja) 反応性イオンエツチング装置
JPH05243165A (ja) 真空装置及び半導体装置の製造方法
JPH03272135A (ja) 半導体装置の製造方法
JPS5994420A (ja) プラズマエツチング装置
JPH09162173A (ja) アッシング方法及びアッシング装置
JPS6354726A (ja) レジスト膜のエツチング方法
JPH07254586A (ja) 半導体装置の製造方法
JPH02275618A (ja) 半導体装置の製造方法