JPH06283411A - 半導体基板の処理方法及び半導体装置の処理装置 - Google Patents
半導体基板の処理方法及び半導体装置の処理装置Info
- Publication number
- JPH06283411A JPH06283411A JP5093664A JP9366493A JPH06283411A JP H06283411 A JPH06283411 A JP H06283411A JP 5093664 A JP5093664 A JP 5093664A JP 9366493 A JP9366493 A JP 9366493A JP H06283411 A JPH06283411 A JP H06283411A
- Authority
- JP
- Japan
- Prior art keywords
- pretreatment
- chamber
- treatment
- inert gas
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 微量の阻害物質によって影響が出てしまう化
学増幅型レジストのようなものを用いて微細加工する場
合も、容易な工程で、微量物質による形状不整の如き悪
影響を防止することができる半導体基板の処理方法及び
半導体装置の処理装置を提供する。 【構成】 処理室内において半導体基板表面を前処理
する前処理方法において、前処理Ｉ後、処理室内に不活
性ガスを導入IIし、あるいは不活性ガス導入II及び排気
III を少なくとも１回行う。半導体基板表面を前処理
する前処理室と、露光後の半導体基板を処理する処理室
とを備える半導体装置の処理装置において、前処理室内
を排気する排気系と、前処理室に不活性ガスを導入する
導入系とを有する。
学増幅型レジストのようなものを用いて微細加工する場
合も、容易な工程で、微量物質による形状不整の如き悪
影響を防止することができる半導体基板の処理方法及び
半導体装置の処理装置を提供する。 【構成】 処理室内において半導体基板表面を前処理
する前処理方法において、前処理Ｉ後、処理室内に不活
性ガスを導入IIし、あるいは不活性ガス導入II及び排気
III を少なくとも１回行う。半導体基板表面を前処理
する前処理室と、露光後の半導体基板を処理する処理室
とを備える半導体装置の処理装置において、前処理室内
を排気する排気系と、前処理室に不活性ガスを導入する
導入系とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の処理方
法、及び半導体装置の処理装置に関する。本発明によれ
ば、微細加工のためのパターン形成に対して、極微量の
阻害物質に基づく影響を除いて、微細なパターン形成を
可能とする半導体基板の処理方法、及び半導体装置の処
理装置を提供することができる。
法、及び半導体装置の処理装置に関する。本発明によれ
ば、微細加工のためのパターン形成に対して、極微量の
阻害物質に基づく影響を除いて、微細なパターン形成を
可能とする半導体基板の処理方法、及び半導体装置の処
理装置を提供することができる。
【０００２】
【従来の技術】半導体装置はますます微細化・集積化の
一途をたどっており、半導体集積回路の最小加工寸法
は、サブハーフミクロンの領域に達するに至っている。
このような背景で、半導体装置製造の際の加工技術とし
て、波長の短い光を用いたＫｒＦエキシマレーザーリソ
グラフィーや、ＡｒＦエキシマレーザーリソグラフィ
ー、電子ビームリソグラフィー等の技術が注目されてい
る。
一途をたどっており、半導体集積回路の最小加工寸法
は、サブハーフミクロンの領域に達するに至っている。
このような背景で、半導体装置製造の際の加工技術とし
て、波長の短い光を用いたＫｒＦエキシマレーザーリソ
グラフィーや、ＡｒＦエキシマレーザーリソグラフィ
ー、電子ビームリソグラフィー等の技術が注目されてい
る。
【０００３】これらの技術を用いる場合には、短波長光
による微細加工を実現するため、感度が高く、解像性も
良好なレジストを用いることが要せられる。このような
ものの１種として、化学増幅レジストが注目されてい
る。この化学増幅レジストは、一般に、光などのビーム
で発生した酸（酸以外の反応誘起基を発生する場合もあ
る）を触媒的に用いて、ポジ型レジストの場合は脱保護
基、ネガ型レジストの場合は架橋反応を起こさせ、これ
によりレジストパターンを形成しようとするものであ
り、きわめて有望な技術である。
による微細加工を実現するため、感度が高く、解像性も
良好なレジストを用いることが要せられる。このような
ものの１種として、化学増幅レジストが注目されてい
る。この化学増幅レジストは、一般に、光などのビーム
で発生した酸（酸以外の反応誘起基を発生する場合もあ
る）を触媒的に用いて、ポジ型レジストの場合は脱保護
基、ネガ型レジストの場合は架橋反応を起こさせ、これ
によりレジストパターンを形成しようとするものであ
り、きわめて有望な技術である。
【０００４】ところがこのレジストは、ＩＢＭのＳ．Ｍ
ａｃｄｎａｌｄが開示しているように、雰囲気の微量物
質の影響を受け易い。例えば、指摘されているのは、雰
囲気中のアミンの影響などを受け易いことである。ポジ
型レジストの場合はＴ−ｔｏｐと称されるひさし型の形
状不整が生ずるという現象が起ったり、ネガ型レジスト
の場合には、不必要な膜減りなどが起こる。このような
微量な阻害物質は、各種の工程で生じ、例えば前処理に
おける処理剤の残留もその一因になっていることが、本
発明者の検討により明らかになった。
ａｃｄｎａｌｄが開示しているように、雰囲気の微量物
質の影響を受け易い。例えば、指摘されているのは、雰
囲気中のアミンの影響などを受け易いことである。ポジ
型レジストの場合はＴ−ｔｏｐと称されるひさし型の形
状不整が生ずるという現象が起ったり、ネガ型レジスト
の場合には、不必要な膜減りなどが起こる。このような
微量な阻害物質は、各種の工程で生じ、例えば前処理に
おける処理剤の残留もその一因になっていることが、本
発明者の検討により明らかになった。
【０００５】従来より、阻害物質の悪影響を避けるため
に、レジストに影響を及ぼす雰囲気を遮断すべく、レジ
ストの上にカバー膜を形成する技術が提案されている。
しかし、この技術は、プロセス上、カバー膜形成のため
の塗布、膜除去など、複雑な工程を用いざるを得ず、望
ましい手法と言えないので、採用は避けたい。
に、レジストに影響を及ぼす雰囲気を遮断すべく、レジ
ストの上にカバー膜を形成する技術が提案されている。
しかし、この技術は、プロセス上、カバー膜形成のため
の塗布、膜除去など、複雑な工程を用いざるを得ず、望
ましい手法と言えないので、採用は避けたい。
【０００６】
【発明の目的】上記したように、化学増幅型レジストを
代表的な例にとって説明した如く、半導体装置製造のプ
ロセスにおいては、微細加工等を行うために、微量の阻
害物質によって影響が出てしまうことがある。この影響
を除くことが望まれるが、煩雑な工程は避けるべきとい
う要請がある。
代表的な例にとって説明した如く、半導体装置製造のプ
ロセスにおいては、微細加工等を行うために、微量の阻
害物質によって影響が出てしまうことがある。この影響
を除くことが望まれるが、煩雑な工程は避けるべきとい
う要請がある。
【０００７】よって本発明は、上記のような事情に鑑み
て、容易な工程で、微量物質による悪影響を防止するこ
とができる技術を提供することを目的とする。
て、容易な工程で、微量物質による悪影響を防止するこ
とができる技術を提供することを目的とする。
【０００８】
【問題点を解決するための手段】本出願の請求項１の発
明は、処理室内において半導体基板表面を前処理する前
処理方法において、前処理後、処理室内に不活性ガスを
導入し、あるいは不活性ガス導入及び排気を少なくとも
１回行うことを特徴とする半導体基板の前処理方法であ
って、これにより上記目的を達成するものである。
明は、処理室内において半導体基板表面を前処理する前
処理方法において、前処理後、処理室内に不活性ガスを
導入し、あるいは不活性ガス導入及び排気を少なくとも
１回行うことを特徴とする半導体基板の前処理方法であ
って、これにより上記目的を達成するものである。
【０００９】本出願の請求項２の発明は、半導体基板を
前処理する処理剤が、下記一般式（Ｉ）で表される化合
物を含むことを特徴とする請求項１に記載の半導体装置
の前処理方法であって、これにより上記目的を達成する
ものである。
前処理する処理剤が、下記一般式（Ｉ）で表される化合
物を含むことを特徴とする請求項１に記載の半導体装置
の前処理方法であって、これにより上記目的を達成する
ものである。
【００１０】
【化２】
【００１１】但し、Ｒ1 〜Ｒ6 は、同一もしくは異なる
アルキル基を表す。Ｒ1 〜Ｒ6 がいずれもメチル基であ
るものは、ＨＭＤＳ（ヘキサメチルジシラザン）と称さ
れ、Ｓｉ半導体基板の表面処理のための前処理（プライ
ム処理）に用いられるが、この残留蒸気は特に化学増幅
レジストに悪影響を及ぼし易い。通常、一般式（Ｉ）で
表される化合物は、阻害物質となり得るものであり、か
かる化合物を用いる工程は、この発明を効果的に適用で
きる。
アルキル基を表す。Ｒ1 〜Ｒ6 がいずれもメチル基であ
るものは、ＨＭＤＳ（ヘキサメチルジシラザン）と称さ
れ、Ｓｉ半導体基板の表面処理のための前処理（プライ
ム処理）に用いられるが、この残留蒸気は特に化学増幅
レジストに悪影響を及ぼし易い。通常、一般式（Ｉ）で
表される化合物は、阻害物質となり得るものであり、か
かる化合物を用いる工程は、この発明を効果的に適用で
きる。
【００１２】本出願の請求項３の発明は、半導体基板表
面を前処理する前処理室と、露光後の半導体基板を処理
する処理室とを備える半導体装置の処理装置において、
前処理室内を排気する排気系と、前処理室に不活性ガス
を導入する導入系とを有することを特徴とする半導体装
置の処理装置であって、これにより上記目的を達成する
ものである。
面を前処理する前処理室と、露光後の半導体基板を処理
する処理室とを備える半導体装置の処理装置において、
前処理室内を排気する排気系と、前処理室に不活性ガス
を導入する導入系とを有することを特徴とする半導体装
置の処理装置であって、これにより上記目的を達成する
ものである。
【００１３】本発明は、レジスト塗布前に半導体基板の
表面に表面疎水化処理を行うため、ＨＭＤＳ（ヘキサメ
チルジシラザン）等のシリコンカップリング剤の蒸気で
プライム処理をするが、その残留蒸気が阻害物質になる
ことに着目して、なされたものである。即ち、従来は、
図７に示すように、処理装置内で基板をデハイドレーシ
ョンベーク１１後、クリーニング１２し、これをＨＭＤ
Ｓ蒸気により前処理Ｉ（プライム処理）し、その後レジ
スト塗布１３を行って、プリベーク１４後、ステッパ等
に移載して露光１５し、次いで再び処理装置内でＰＥＢ
（露光後ベーク）１６を行い、現像リンス１７して、ポ
ストベーク１８を行っていた。このとき、前処理（ＨＭ
ＤＳ処理）チャンバーは、図８のように、バブラー１２
ａで発生させたＨＭＤＳ蒸気を導入口１１ａで前処理室
に導入し、温調オーブンＢ上の基板Ａを処理する。処理
後排気３するが、ＨＭＤＳ蒸気は完全には除去されず、
少なくともｐｐｂオーダーでは残る。これが、後のＰＥ
Ｂの際、レジストに悪影響を及ぼすことが判明した。
表面に表面疎水化処理を行うため、ＨＭＤＳ（ヘキサメ
チルジシラザン）等のシリコンカップリング剤の蒸気で
プライム処理をするが、その残留蒸気が阻害物質になる
ことに着目して、なされたものである。即ち、従来は、
図７に示すように、処理装置内で基板をデハイドレーシ
ョンベーク１１後、クリーニング１２し、これをＨＭＤ
Ｓ蒸気により前処理Ｉ（プライム処理）し、その後レジ
スト塗布１３を行って、プリベーク１４後、ステッパ等
に移載して露光１５し、次いで再び処理装置内でＰＥＢ
（露光後ベーク）１６を行い、現像リンス１７して、ポ
ストベーク１８を行っていた。このとき、前処理（ＨＭ
ＤＳ処理）チャンバーは、図８のように、バブラー１２
ａで発生させたＨＭＤＳ蒸気を導入口１１ａで前処理室
に導入し、温調オーブンＢ上の基板Ａを処理する。処理
後排気３するが、ＨＭＤＳ蒸気は完全には除去されず、
少なくともｐｐｂオーダーでは残る。これが、後のＰＥ
Ｂの際、レジストに悪影響を及ぼすことが判明した。
【００１４】本発明は、これらＨＭＤＳ等阻害物質の蒸
気除去のためのパージ用機構を有するようにコータ、あ
るいはコータ／デベロッパ（いわゆるスピンナー）を構
成する態様で実施できる。この処理チャンバーに、Ｎ2
ガス、ヘリウムガス、空気などの不活性ガスでパージす
る機構を具備させた構成にすればよい（図４の例示参
照）。
気除去のためのパージ用機構を有するようにコータ、あ
るいはコータ／デベロッパ（いわゆるスピンナー）を構
成する態様で実施できる。この処理チャンバーに、Ｎ2
ガス、ヘリウムガス、空気などの不活性ガスでパージす
る機構を具備させた構成にすればよい（図４の例示参
照）。
【００１５】例えば、基板の表面をヘキサメチルジシラ
ザン等の蒸気でプライム処理（密着性向上）する際に、
プライム処理後、密閉したままＮ2 ガス、ヘリウムガ
ス、空気などの不活性ガスでパージを１回以上行い、完
全に不活性ガス雰囲気になってから大気に開放し、その
後のレジスト回転塗布等の処理を行うようにする態様を
とることができる。
ザン等の蒸気でプライム処理（密着性向上）する際に、
プライム処理後、密閉したままＮ2 ガス、ヘリウムガ
ス、空気などの不活性ガスでパージを１回以上行い、完
全に不活性ガス雰囲気になってから大気に開放し、その
後のレジスト回転塗布等の処理を行うようにする態様を
とることができる。
【００１６】
【作 用】本発明によれば、カバー膜を用いるという煩
雑な工程を使わず、Ｔ−ｔｏｐ等の形状不型発生の根本
原因である、極微量（ｐｐｂオーダーと考えられる）の
阻害物質（ＨＭＤＳ等）の蒸気を、他の場所にもらさ
ず、クリーンに除去できる。
雑な工程を使わず、Ｔ−ｔｏｐ等の形状不型発生の根本
原因である、極微量（ｐｐｂオーダーと考えられる）の
阻害物質（ＨＭＤＳ等）の蒸気を、他の場所にもらさ
ず、クリーンに除去できる。
【００１７】例えば、化学増幅レジストは露光からＰＥ
Ｂの間が特に不安定でこの際にアミン等にさらされる
と、発生した酸が失活して悪影響がある。コータ／デベ
ロッパが一体となったものの場合、また、露光装置がイ
ンライン化されているものの場合、阻害物質の発生や残
存が生じ易く、この問題が大きいのであって、例えば、
片方の未処理ウェハがちょうどプライム処理を終わって
ＨＭＤＳチャンバーから出てくるときに、小量のＨＭＤ
Ｓ等の蒸気がもれて、先行している露光済みのウェハ
が、デベロッパーに入るときなどにこのもれた蒸気にふ
れると、Ｔ−ｔｏｐや、寸法変動などを起こす。これを
避けるには、ＨＭＤＳ等のアミン類を極力クリーンルー
ム中に廃出しないようにすればよいが、本発明によれ
ば、前処理方法においても、また全体としての半導体装
置処理装置についても、不活性ガスのパージにより、阻
害物質の完全な除去が実現でき、この問題を解決でき
た。
Ｂの間が特に不安定でこの際にアミン等にさらされる
と、発生した酸が失活して悪影響がある。コータ／デベ
ロッパが一体となったものの場合、また、露光装置がイ
ンライン化されているものの場合、阻害物質の発生や残
存が生じ易く、この問題が大きいのであって、例えば、
片方の未処理ウェハがちょうどプライム処理を終わって
ＨＭＤＳチャンバーから出てくるときに、小量のＨＭＤ
Ｓ等の蒸気がもれて、先行している露光済みのウェハ
が、デベロッパーに入るときなどにこのもれた蒸気にふ
れると、Ｔ−ｔｏｐや、寸法変動などを起こす。これを
避けるには、ＨＭＤＳ等のアミン類を極力クリーンルー
ム中に廃出しないようにすればよいが、本発明によれ
ば、前処理方法においても、また全体としての半導体装
置処理装置についても、不活性ガスのパージにより、阻
害物質の完全な除去が実現でき、この問題を解決でき
た。
【００１８】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は実施
例により限定されるものではない。
て説明する。但し当然のことではあるが、本発明は実施
例により限定されるものではない。
【００１９】実施例１ 本実施例では、図１に示すシーケンスの工程を行った。
本例では、図にあるように、ＨＭＤＳ等の処理が終わっ
たあとで、不活性ガスのパージと廃出をくりかえすシー
ケンスII，III を入れた。即ち、本実施例では、図１に
示すように、処理装置（図２参照）内で基板をデハイド
レーションベーク１１後、クリーニング１２し、これを
ＨＭＤＳ蒸気により前処理Ｉ（プライム処理）し、その
後レジスト塗布１３を行う前に、不活性ガス導入IIを行
う。次に、必要に応じ排気III を行う。これを、必要に
応じてくり返すことによって、ＨＭＤＳ残留蒸気を除去
する。前処理Ｉと不活性ガス導入II（不活性ガスパー
ジ）は、チャンバーを密閉して行う。この操作の後に、
レジスト塗布１３を行って、プリベーク１４後、ステッ
パ等に移載して露光１５する。次いで再び処理装置内で
ＰＥＢ（露光後ベーク）１６を行い、現像リンス１７し
て、ポストベーク１８を行う。本実施例では、いわゆる
コーターデベロッパーと称される塗布部、ベーク部、現
像等の処理部が一装置内に組み込まれた図２の装置を用
いたので、特にＰＥＢ１６の時、前処理室１での残存Ｈ
ＭＤＳにより形状不整が生ずるおそれがあったが、図２
にも示す不活性ガス導入２、排気３により、この問題は
解決された。なお図２中、ＨＰはホットプレート、ＳＤ
はスピンデベロッパー、ＳＣはスピンコーター、ＡＣは
密着強化チャンバー付ＣＰ、ＲＯＢは被処理基板の搬送
用ロボットである。４１，４２はベークブロック、９
１，９２はインターフェース、９３はゲートバルブ、５
は露光装置（ステッパ）である。配管系は、図３に示す
ように、処理剤（ＨＭＤＳ）導入１０と、不活性ガス導
入２０と、排気３０の配管等を有している。図４に示す
ように、バブラー１２ａで発生させたＨＭＤＳ蒸気を導
入口１１ａで前処理室に導入し、温調オーブンＢ上の基
板Ａを処理するが、この後、不活性ガス導入口２１から
不活性ガスの導入と、排気３とをくり返せるようにし
た。
本例では、図にあるように、ＨＭＤＳ等の処理が終わっ
たあとで、不活性ガスのパージと廃出をくりかえすシー
ケンスII，III を入れた。即ち、本実施例では、図１に
示すように、処理装置（図２参照）内で基板をデハイド
レーションベーク１１後、クリーニング１２し、これを
ＨＭＤＳ蒸気により前処理Ｉ（プライム処理）し、その
後レジスト塗布１３を行う前に、不活性ガス導入IIを行
う。次に、必要に応じ排気III を行う。これを、必要に
応じてくり返すことによって、ＨＭＤＳ残留蒸気を除去
する。前処理Ｉと不活性ガス導入II（不活性ガスパー
ジ）は、チャンバーを密閉して行う。この操作の後に、
レジスト塗布１３を行って、プリベーク１４後、ステッ
パ等に移載して露光１５する。次いで再び処理装置内で
ＰＥＢ（露光後ベーク）１６を行い、現像リンス１７し
て、ポストベーク１８を行う。本実施例では、いわゆる
コーターデベロッパーと称される塗布部、ベーク部、現
像等の処理部が一装置内に組み込まれた図２の装置を用
いたので、特にＰＥＢ１６の時、前処理室１での残存Ｈ
ＭＤＳにより形状不整が生ずるおそれがあったが、図２
にも示す不活性ガス導入２、排気３により、この問題は
解決された。なお図２中、ＨＰはホットプレート、ＳＤ
はスピンデベロッパー、ＳＣはスピンコーター、ＡＣは
密着強化チャンバー付ＣＰ、ＲＯＢは被処理基板の搬送
用ロボットである。４１，４２はベークブロック、９
１，９２はインターフェース、９３はゲートバルブ、５
は露光装置（ステッパ）である。配管系は、図３に示す
ように、処理剤（ＨＭＤＳ）導入１０と、不活性ガス導
入２０と、排気３０の配管等を有している。図４に示す
ように、バブラー１２ａで発生させたＨＭＤＳ蒸気を導
入口１１ａで前処理室に導入し、温調オーブンＢ上の基
板Ａを処理するが、この後、不活性ガス導入口２１から
不活性ガスの導入と、排気３とをくり返せるようにし
た。
【００２０】更に具体的には、本実施例では不活性ガス
パージ機構を装備したコーターデベロッパ（図２参照）
で、２５枚のウェハの連続処理を行った。使用したウェ
ハは、５インチで、露光装置は、ＮＳＲ１５０５ＥＸ
（ニコン製ＫｒＦエキシマレーザーステッパ、ＮＡ＝
０．４２、σ：０．５）を用いた。レジストは試作ポジ
型化学増幅レジスト（ＰＨＳの水酸基の６０％をｔＢＯ
Ｃ基に置きかえ、これに５％のヨードニウムトリフラー
トを加えたもの）を、エチルセロソルブアセテートＥＣ
Ａに２０％になるよう溶解し、１μｍ膜厚になるように
回転塗布し、９０℃、９０秒ベークする。
パージ機構を装備したコーターデベロッパ（図２参照）
で、２５枚のウェハの連続処理を行った。使用したウェ
ハは、５インチで、露光装置は、ＮＳＲ１５０５ＥＸ
（ニコン製ＫｒＦエキシマレーザーステッパ、ＮＡ＝
０．４２、σ：０．５）を用いた。レジストは試作ポジ
型化学増幅レジスト（ＰＨＳの水酸基の６０％をｔＢＯ
Ｃ基に置きかえ、これに５％のヨードニウムトリフラー
トを加えたもの）を、エチルセロソルブアセテートＥＣ
Ａに２０％になるよう溶解し、１μｍ膜厚になるように
回転塗布し、９０℃、９０秒ベークする。
【００２１】マスクは０．２〜０．５μｍまで０．０５
μｍピッチのラインアンドスペースがあるものを使用し
た。
μｍピッチのラインアンドスペースがあるものを使用し
た。
【００２２】図６は、不活性ガスパージを全く行わなか
った比較例の結果を示す。図５は、それを１回行った本
実施例の場合の結果を示すものである。なお不活性ガス
はＮ2 を使用した。対象寸法は０．３５μｍラインアン
ドスペースである。露光量２０ｍＪ／ｃｍ2 、露光後ベ
ークＰＥＢの条件は、７０℃９０秒である。処理は完全
インラインで行った。
った比較例の結果を示す。図５は、それを１回行った本
実施例の場合の結果を示すものである。なお不活性ガス
はＮ2 を使用した。対象寸法は０．３５μｍラインアン
ドスペースである。露光量２０ｍＪ／ｃｍ2 、露光後ベ
ークＰＥＢの条件は、７０℃９０秒である。処理は完全
インラインで行った。
【００２３】なおここで使用する不活性ガスは、Ｎ2 の
ほか、Ａｒ、Ｈｅ、Ｋｒ、空気などのものが使用でき
る。図４に示すように、フィルタリングを行い、充分水
分やアミンなどの不純物を除去するようにした。
ほか、Ａｒ、Ｈｅ、Ｋｒ、空気などのものが使用でき
る。図４に示すように、フィルタリングを行い、充分水
分やアミンなどの不純物を除去するようにした。
【００２４】本実施例によれば、図５に示すように、ラ
インアンドスペースパターン変動幅は０．３５μｍから
±０．０１μｍの間におさまる良好な結果が得られた。
図６に示す比較実験では、±０．０５μｍの範囲に散ら
ばっているのに比し、本発明の適用が効果的であること
が理解できよう。本実施例では、寸法が安定な、Ｔ−ｔ
ｏｐなどがない、良好な形状のパターン形成が実現で
き、また、プロセスも、カバー膜を設けたりする方法に
比べて、容易である。
インアンドスペースパターン変動幅は０．３５μｍから
±０．０１μｍの間におさまる良好な結果が得られた。
図６に示す比較実験では、±０．０５μｍの範囲に散ら
ばっているのに比し、本発明の適用が効果的であること
が理解できよう。本実施例では、寸法が安定な、Ｔ−ｔ
ｏｐなどがない、良好な形状のパターン形成が実現で
き、また、プロセスも、カバー膜を設けたりする方法に
比べて、容易である。
【００２５】
【発明の効果】上述の如く、本発明によれば、微量の阻
害物質によって影響が出てしまう化学増幅型レジストの
ようなものを用いて微量加工する場合も、容易な工程
で、微量物質による形状不整の如き悪影響を防止するこ
とができる半導体装置の処理方法及び半導体装置の処理
装置を提供することができた。
害物質によって影響が出てしまう化学増幅型レジストの
ようなものを用いて微量加工する場合も、容易な工程
で、微量物質による形状不整の如き悪影響を防止するこ
とができる半導体装置の処理方法及び半導体装置の処理
装置を提供することができた。
【図１】実施例１の工程を示す工程図である。
【図２】実施例１の半導体装置処理装置を示す構成図で
ある。
ある。
【図３】実施例１の半導体装置処理装置の配管系を示す
構成図である。
構成図である。
【図４】実施例１の前処理室を示す構成図である。
【図５】実施例１の結果を示す図である。
【図６】従来例（比較実験）の結果を示す図である。
【図７】従来例の工程を示す工程図である。
【図８】従来例の前処理室を示す構成図である。
Ｉ 前処理（プライム処理、ＨＭＤＳ処理） II 不活性ガス導入（不活性ガスパージ） III 排気 １ 前処理室 ２，２０ 不活性ガス導入 ３，３０ 排気 ２１ 不活性ガス導入口
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ Ｈ０１Ｌ 21/30 ３６１ Ｈ
Claims (3)
- 【請求項１】処理室内において半導体基板表面を前処理
する前処理方法において、 前処理後、処理室内に不活性ガスを導入し、あるいは不
活性ガス導入及び排気を少なくとも１回行うことを特徴
とする半導体基板の前処理方法。 - 【請求項２】半導体基板を前処理する処理剤が、下記一
般式（Ｉ）で表される化合物を含むことを特徴とする請
求項１に記載の半導体装置の前処理方法。 【化１】 但し、Ｒ1 〜Ｒ6 は、水素、または同一もしくは異なる
アルキル基を表す。 - 【請求項３】半導体基板表面を前処理する前処理室と、
露光後の半導体基板を処理する処理室とを備える半導体
装置の処理装置において、 前処理室内を排気する排気系と、前処理室に不活性ガス
を導入する導入系とを有することを特徴とする半導体装
置の処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5093664A JPH06283411A (ja) | 1993-03-29 | 1993-03-29 | 半導体基板の処理方法及び半導体装置の処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5093664A JPH06283411A (ja) | 1993-03-29 | 1993-03-29 | 半導体基板の処理方法及び半導体装置の処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283411A true JPH06283411A (ja) | 1994-10-07 |
Family
ID=14088670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5093664A Pending JPH06283411A (ja) | 1993-03-29 | 1993-03-29 | 半導体基板の処理方法及び半導体装置の処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283411A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07312329A (ja) * | 1994-05-18 | 1995-11-28 | Dainippon Screen Mfg Co Ltd | 密着強化処理装置および密着強化処理方法 |
| JPH09160255A (ja) * | 1995-12-05 | 1997-06-20 | Dainippon Screen Mfg Co Ltd | 密着強化装置 |
| US7331695B2 (en) | 2003-03-03 | 2008-02-19 | Foundation For Advancement Of International Science | Visible light-reflecting member |
-
1993
- 1993-03-29 JP JP5093664A patent/JPH06283411A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07312329A (ja) * | 1994-05-18 | 1995-11-28 | Dainippon Screen Mfg Co Ltd | 密着強化処理装置および密着強化処理方法 |
| JPH09160255A (ja) * | 1995-12-05 | 1997-06-20 | Dainippon Screen Mfg Co Ltd | 密着強化装置 |
| US7331695B2 (en) | 2003-03-03 | 2008-02-19 | Foundation For Advancement Of International Science | Visible light-reflecting member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808511A (en) | Vapor phase photoresist silylation process | |
| US7687406B2 (en) | Methods of eliminating pattern collapse on photoresist patterns | |
| US20080146801A1 (en) | Method of processing substrate and chemical used in the same | |
| US6261970B1 (en) | Thinner composition and methods and systems for using the thinner composition | |
| US6420098B1 (en) | Method and system for manufacturing semiconductor devices on a wafer | |
| JPH0822945A (ja) | 半導体装置の製造方法 | |
| US4514489A (en) | Photolithography process | |
| KR100727325B1 (ko) | 기판 처리방법 및 이 방법에 사용되는 약액 | |
| JPH06283411A (ja) | 半導体基板の処理方法及び半導体装置の処理装置 | |
| KR100739385B1 (ko) | 기판을 처리하는 장치 및 방법 | |
| JPH07209864A (ja) | パターン形成方法およびパターン形成装置 | |
| JPH07142356A (ja) | レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム | |
| US6371134B2 (en) | Ozone cleaning of wafers | |
| JP2000100690A (ja) | 気相前処理を用いる光リソグラフィー装置 | |
| US6649525B1 (en) | Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process | |
| EP0197286A2 (en) | A dry development method for a resist film | |
| US5981143A (en) | Chemically treated photoresist for withstanding ion bombarded processing | |
| KR20060109128A (ko) | 회전하는 플레이트를 갖춘 베이크 장비 | |
| JP2000100689A (ja) | 気相前処理を用いる光リソグラフィー法 | |
| US6759179B1 (en) | Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process | |
| JP2005159342A (ja) | 基板処理方法及びそれに用いる薬液 | |
| JPH05102117A (ja) | ウエーハ処理方法及びウエーハ処理装置 | |
| JPH05335227A (ja) | 半導体基板処理装置 | |
| KR0130386B1 (ko) | 포토레지스트 패턴 형성방법 | |
| KR20080062100A (ko) | 반도체 제조설비의 배기라인 막힘방지장치 및 그 방법 |