JPS5829551B2 - ２次元パタ−ン情報処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は２次元パターン情報処理装置に関するものであ
る。

２次元パターン情報、例えば映像情報や磁気的情報を処
理し、パターン情報に含まれる特徴を識別する情報処理
装置は多くの自動化機器に適用されている。

例えばテレビカメラにより映像を入力し、映像パターン
面から対象物の特徴をもつパターンを自動的に抽出する
ことにより、制御対象の位置を認識し、半導体素子など
の組立て、荷役装置の位置合せなどが自動的に行なわれ
ている。

本発明の目的は、処理すべき２次元パターン情報面に存
在する対象物を示すパターンを順次縮小し、対象物パタ
ーンが所定の大きさに達したとき縮小を停止できるよう
にした２次元パターン情報処理装置を提供することにあ
る。

本発明の他の目的は、処理すべき２次元パターン情報面
に存在する所定範囲の大きさを有する対象物パターンの
みが、最終的には各対象物の中心に相当する位置にパタ
ーン情報を残すことのできる２次元パターン情報処理装
置を提供することにある。

これらの目的のために、本発明の２次元パターン情報処
理装置は、２次元情報面の各絵素の２値化信号を順次取
り込み上記２次元パターン情報面の一部に相当する２次
元局部面の絵素信号を並列的に出力する第１手段と、該
第１手段からの複数絵素信号を入力し、これらの絵素で
表わされるパターンの面積または形状に応じて順次２値
信号を出力する第２手段と、上記第１手段からの出力絵
素信号に基づき上記局部面内での孤立パターンの有無を
判定する第３手段と、この第３手段の判定出力に応じて
上記第２手段の出力２値信号又は上記局部面の代表絵素
信号を選択的に後段回路に出力する第４手段とからなる
少なくとも１段の絵素情報選択的変換回路を絵素情報処
理部に備えたことを特徴とする。

以下、本発明の１実施例を図面を参照して説明する。

第１図は本発明によるパターン情報処理装置を適用した
物体位置合せ装置を示す図であり、７は物体であり、表
面に識別マーク８３〜８ｅを有し、図示しない移動装置
により位置を移動する。

上記物体７は照明装置９により照明され、撮像装置、例
えばテレビカメラ１０により撮像される。

上記テレビカメラ１０の映像情報は、同期回路１６から
の水平、垂直同期パルス信号１６ｘ。

１６ｙにより、各水平走査線に沿った絵素毎に取り出さ
れ、２値化回路１１で絵素の明暗に応じて例えば明部を
１′′、暗部をＯ″の２値信号１１ｓに順次変換されて
絵素情報変換部１２に入力される。

この絵素情報変換部１２は複数段の変換回路１２２〜１
２ｅを含んでおり、これらの変換回路を通すことにより
上記人力２値信号ＩＩｓは順次明暗情報が一方から他方
に変換され、信号１２ｓとして出力されるときには限ら
れた絵素のみが状態ｅ＋ １１１を示す２値情報を含む
。

上記変換回路１２ａ〜１２ｅの詳細については後述する
。

１４はクロックパルス発生回路、１５は映像アドレスカ
ウンタ回路であり、このカウンタ回路１５はカメラ映像
面の走査座標を示す水平位置（Ｘアドレス）信号１５ｘ
、垂直位置（Ｙアドレス）信号１５ｙを出力する。

前記したカメラの同期回路１６はこれらの信号１５ｘ、
１５ｙに同期して走査パルスｉ ６ ｘ 、１６ ｙを
発生する。

本実施例装置では位置信号１５ｘ、１５ｙは記憶装置１
３に入力され、２値信号１２ｓの状態に応じて対象物パ
ターンの中心座標データとして記憶される。

１７は記憶装置１３に記憶された座標データを処理し、
対象物７の位置制御信号１７ｓを出力するデータ処理装
置、例えばマイクロ コンピュータを示す。

第２図は前記した絵素情報変換部１２に適用できる絵素
情報変換回路を示す。

この絵素情報変換回路は２次元局部パターン再生回路２
０、パターン縮小回路３０、孤立パターン判定回路４０
、および絵素情報選択回路５０からなっている。

２次元局部パターン再生回路２０は、原理的には特公昭
５１−１２４９２号において知られたものが採用でき、
２次元局部パターンの絵素情報を並列的に出力するため
のシフトレジスタ２１〜２４と、Ｘ走査線上の絵素情報
を１時的に記憶するためのシフトレジスタ２５〜２７と
、各シフトレジスタにシフトパルス信号を供給するため
のパルス信号発生回路２８とで構成できる。

上記各シフトレジスタは順次縦続接続されており、シフ
トレジスタ２１に入力された絵素情報１１Ｓはシフトパ
ルス信号２８ｓにより順次シフトレジスタ２５．２２．
２６．２３．２７．２４にシフトされる。

今、映像画面上を左上隅から水平方向に走査を開始し、
走査点が上から４本目の第４絵素に達した時点を仮定す
ると、１本目の走査線上の各絵素情報は１対のシフトレ
ジスタ２４と２７の右端から左端に走査順序に従って位
置した状態にあり、同様に２本目、３本目の各走査線上
の絵素情報はシフトレジスタ２３と２６の組、２２と２
５の組に記憶され、４本目の走査線上の最初の４つの絵
素情報がシフトレジスタ２１の右端から走査順に記憶さ
れる。

従って各４ビツトからなるシストレジスタ２１〜２４は
、第３図に示す如く、映像画面の左上隅４×４絵素から
なる局部面を示していることになり、走査点が更に１絵
素ずれると上記シフトレジスタ２１〜２４にはＸ方向に
１絵素分ずれた局部面の絵素情報を含むことになる。

パターン縮小回路３０は、本実施例においては、上記局
部パターンのうちＳ１１〜ｓｔｓ ｌ ８２１〜Ｓ２３
゜Ｓ３１〜Ｓ３３の９つの絵素情報を入力し、これらの
絵素の状態に応じて変換された絵素情報３０ｓを出力す
る。

上記パターン縮小回路３０は、例えば第４図に示す如く
、局部パターン再或回路からの絵素情報２０ｓを入力し
、状態゛１″の絵素の数を計数して４ビツト２進コード
で出力する計数回路３１と、上記計数値３１ｓを予じめ
設定された値Ｎと比較して、設定値以上のとき°１”′
、設定値より小さいとき”０１１の信号３０ｓを出力す
る比較回路とで構成できる。

又、上記パターン縮小回路３０は、第５図に示すように
、予じめアドレスに対応させて所定のデータを記憶しで
あるメモリ装置３３、例えば読出し専用メモＩＪ（ＲＯ
Ｍ）により置き換えることもできる。

この場合、９本のアドレス線３３ａに入力される絵素情
報２０ｓの状態の組み合せにより２０〜２９のメモリア
ドレスが指定されるが、そのうち前記設定値Ｎ以上の数
ビットが１”となる２進数で指定されるアドレスにデー
タ゛１″を予じめ記憶しておくことにより、設定値以上
の個数の絵素が状態゛１″にあるとき状態”１″の２値
信号３０ｓが出力されるようにする。

上記設定値Ｎはパターンの縮小の度合を決定するもので
、判定領域となる局部面の面積をＳとしたときＮ＝Ｓ／
２に設定すると、パターンは位置が若干ずれるだけであ
り、出力信号３０ｓで再生されるパターは入力信号１１
ｓから再生されるパターンにほとんど等しい。

しかしＮ ＝ Ｓ ／２＋ＡＳに設定すると、判定領域
の中心点が対象パターンの輪郭上にある時点では出力信
号３０ｓはＯ″であり、対象パターンの内側に入って初
めて１′′を出力することになるため、出力信号３０ｓ
により再生されるパターンは、原パターンの輪郭部が上
記ＪＳにほぼ比例した寸法だけ削り去られた形状となる
。

上記実施例回路では判定領域の面積Ｓは９絵素となって
いるため、Ｎ−８／２＋ＡＳを満足する設定値Ｎは５〜
８である。

第２図において、孤立パターン判定回路４０は、局部面
の輪郭部の絵素、即ち第３図のＳｌｌ〜Ｓ、４゜Ｓ２１
．Ｓ２４．Ｓ３１．Ｓ３４．Ｓ４１〜８４４に該当する
絵素の信号を取り込み、これらの絵素情報が状態１１０
９１のときに°１″の信号４０ｓを出力する回路、例え
ばＮＯＲ回路である。

信号４０ｓが′１″となるのは、局部面内に対象物のパ
ターンが全く存在しないか、あるいは絵素Ｓ２２．Ｓ２
３．Ｓ３２゜Ｓ３４からなる領域に孤立したパターンが
存在するときである。

選択回路５０は、上記孤立パターン判定回路４０からの
出力信号４０ｓが”１″のとき開かれるゲート５１と、
上記出力信号４０ｓがインバータ回路５２を介して与え
られて信号４０ｓが０′′のとき開かれるゲート５３と
、上記２つのゲートの出力回路に接続されたＯＲゲート
５４とからなり、上記ゲート５１に入力される局部面の
中心部に位置した代表絵素Ｓ２□からの信号３５ｓとゲ
ート５３に入力されるパターン縮小回路３０からの出力
信号３０ｓを上記信号４０ｓに応じて選択し、信号５０
ｓとして後段回路に出力するように動作する。

また判定回路４０の出力側には切換スイッチ４１が設け
てあり、このスイッチを゛Ｏ″Ｏ″側に切換えることに
より、孤立パターン判定結果に無関係にパターン縮小回
路３０の信号３０ｓを後段回路に出力できるようになっ
ている。

先に第１図に示した絵素情報変換部１２は、上述した絵
素情報変換回路（第２図）を複数段、縦続接続して構成
されている。

初段回路１２ｓは切換スイッチ４１を゛Ｏ″電位型位置
定することにより孤立パターン判定回路４０の機能を除
外した回路構成のものが適用され、この回路を経たとき
状態ｔｊ １１４の絵素数が５以下の孤立パターンは全
て消去できるようになっている。

２段目〜４段目の回路１２ｂ〜１２ｄには切換スイッチ
４１を孤立パターン判定回路側にセットした回路構成の
ものが適用される。

それ故、これらの回路部では、パターンが縮小されて絵
素数４以下の孤立パターンとなったときでも孤立パター
ン判定回路４０が機能するため、代表絵素Ｓ２□が保存
されて単一絵素の孤立パターンの消滅は起らない。

最終段の回路１２ｅは局部パターン再生回路２０と孤立
パターン判定回路４０とからなる孤立パターン選択のた
めの回路であり、第２図回路のゲート５１から信号を取
り出すようにした回路が適用される。

この最終段の回路１２ｅを通すことにより、絵素数４以
下の孤立パターン以外は消去され、且つこの孤立パター
ンを代表する１つの絵素のみを残す２値信号１２ｓが得
られる。

第６図に上記絵素情報変換部１２によるパターン変換の
推移を示す。

図において、Ａ、Ｂ、Ｃ。Ｄは映像に含まれる夫々異な
った大きさの対象物パターンを示し、これらのパターン
の変化が前記回路１２ａ〜１２ｅに対応するステップＩ
〜■毎に示しである。

図から判るように、絵素数が設定値に満たないパターン
Ａは第１段階で消滅する。

またＢ、Ｃの如く、途中で単一の絵素寸法にまで縮小さ
れたパターンは、孤立パターン判定回路の機能により消
滅することなく出力される。

−万、ステップ■の時点で、孤立パターンとして認識で
きないような大きいパターンＤは、最終段階で消滅し、
出力信号には現われない。

以上の説明から明らかなように、第１図に示された本発
明による２次元パターン情報処理装置では、絵素信号１
１ｓを絵素情報変換部１２を通すことにより原２次元情
報面に含まれた各種の対象物パターンが各パターンの中
心方向に圧縮され、所定の大きさ範囲にあるパターンの
中心絵素のみが残るように絵素情報変換が行なわれるた
め、この絵素情報変換部からの出力信号１２ｓに直接応
答して中心座標を求めることができる。

従って、映像パターンから特定範囲の大きさのパターン
を抽出し、その座標を記憶装置１３に記憶させる場合、
例えば信号１２ｓが“１″のとき走査点の座標値１５Ｘ
、１５ｙをこの記憶装置に順次取り込めばよく、複数絵
素の座標値から中心座標を算出するような複雑な計数処
理は不要となる。

本発明によれば前記した絵素情報変換部を構成する変換
回路の組み合せ、構成する２次元局部面の大きさ、判定
すべき絵素数、パターン縮小の度合を決定する設定値Ｎ
、等を変えることにより抽出すべきパターンの大きさの
範囲や種類を任意に変えることができる。

また、実施例では、孤立パターンの場合には該パターン
を代表する絵素信号３５ｓが常に特定絵素Ｓ２□から得
られるものとして説明したが、上記絵素信号３５ｓは、
第５図に示す如く、局部面の各絵素の状態に依存するよ
うに予じめ記憶装置に記憶されたデータで置き換えるこ
ともできる。

尚、絵素情報変換後の絵素信号は、装置用途に応じて直
接的にデータ処理装置あるいはモニタテレビ等に入力さ
れてもよく、この場合、圧縮途中にある情報を取り出す
こともでき、又、パターン縮小のための回路は、情報変
換を連続的に行なうためには複数の回路を縦続的に接続
する構成が好ましいが、用途によっては１つの変換回路
を信号が所定回数循環するようにした構成を採用するこ
ともできる。

【図面の簡単な説明】

第１図は本発明による２次元パターン情報処理装置の１
実施例を示すブロック図、第２図は本発明装置の要部で
ある絵素情報変換回路の具体的構成図、第３図は２次元
パターン局部面を示す図、第４図および第５図は夫々第
２図に３０で示されているパターン縮小回路の具体例を
示す図、第６図は絵素情報の変換の様子を説明するため
の図である。 図において、１０は撮像装置、１１は２値化回路、１３
は絵素情報変換部、１３は座標記憶装置、２０は局部パ
ターン構成回路、３０はパターン縮小回路、４０は孤立
パターン判定回路、５０はセレクタ回路を示す。

Claims (1)

1. 【特許請求の範囲】 １２次元パターン情報面の各絵素情報を２値化して順次
   出力する絵素信号発生部と、これらの絵素信号を処理す
   る絵素情報処理部とからなり、上記絵素信号処理部は、
   絵素信号を順次取込み上記２次元パターン情報面の一部
   に相当する２次元の局部面の絵素信号を並列的に出力す
   る第１手段と、該第１手段からの複数絵素信号を入力し
   、これらの絵素で表わされるパターンの面積又は形状に
   応じて順次２値信号を出力する第２手段と、上記第１手
   段からの出力絵素信号に基づき上記局部面内での孤立パ
   ターンの有無を判定する第３手段と、この第３手段の判
   定出力に応じて上記第２手段の出力２値信号又は上記局
   部面を代表する絵素信号を選択的に後段回路に出力する
   第４手段とからなる少なくとも１段の絵素情報選択的変
   換回路を含むことを特徴とする２次元パターン情報処理
   装置。 ２ 前記絵素情報処理部が、初段部に前記第１手段と前
   記第２手段とからなる少なくとも１段の第１の絵素情報
   変換回路を備え、上記第２手段の出力絵素信号が後段の
   前記絵素情報選択的変換回路に順次供給されるようにし
   たことを特徴とする特許請求の範囲第１項記載の２次元
   パターン情報処理装置。 ３ 前記絵素情報処理部が、前記絵素情報選択的変換回
   路の後段に、前記第１手段と前記第３手段とからなる孤
   立パターンのみを選択するための第２の絵素情報変換回
   路を備えたことを特徴とする特許請求の範囲第１項又は
   第２項記載の２次元パターン情報処理装置。 ４ 前記絵素情報選択的変換回路が、前記第３手段の出
   力回路に回路開閉手段を備え、該回路開閉手段を操作す
   ることにより上記第３手段の判定出力に無関係に前記第
   ２手段の出力絵素信号が後段回路に供給されるようにし
   たことを特徴とする特許請求の範囲第１項記載の２次元
   パターン情報処理装置。 ５ 前記絵素信号発生部が、前記２次元パターン情報面
   をＹ方向に間歇的に移動しつつＸ方向に走査する情報面
   走査手段と、走査に伴なって各絵素の情報を２値化し絵
   素信号として出力する２値化手段と、走査絵素のＸ、Ｙ
   座標を示す信号を発生する座標信号発生手段とを含み、
   前記絵素情報処理部が座標記憶のための記憶手段を含み
   、変換された最終的な絵素信号の一方の２値状態に応答
   して上記Ｘ、Ｙ座標が上記記憶手段に記憶されるように
   したことを特徴とする特許請求の範囲第１項ないし第４
   項のいずれかに記載の２次元パターン情報処理装置。