JPS5828472Y2 - 半導体制御整流素子のゲ−トトリガ回路 - Google Patents

Description

【考案の詳細な説明】 本考案はサイリスタ及びトライアック等の半導体制御整
流素子に対するトリガ回路に係り、特にＮゲートサイリ
スク（以下ＰＵＴと呼ぶ）等を使用したトリガ回路に関
する。

第１図は此種の従来回路で１は交流電源、２は負荷制御
用リレー、３はトライアック、４は降圧用抵抗、５は整
流用ダイオード、６は平滑用コンデンサ、７はツェナー
ダイオードで、ツェナーダイオード７に並列に抵抗８及
びコンデンサ９が直列に接続されると共にゲートバイア
ス抵抗１０及び１１が直列に接続され、抵抗８及びコン
デンサ９の接続点がＰＵＴ１２のアノードＡに、又ゲー
トバイアス抵抗’ＩＯ，１１の接続点がＰＵＴ１２のゲ
ートＧに夫々接続され、更にＰＵＴ１２のカソードＫに
はパルストランス１次巻線１３１が、又トライアック３
のゲートにはパルストランス２次巻線１３２が夫々接続
されている。

第１図について簡単に説明すると、交流電源１の投入に
より、電源電圧が降圧抵抗４及び整流ダイオード５を介
して平滑用コンデンサ６に供給されるが、平滑コンデン
サ６は抵抗４、コンデンサ６により決まる時定数で充電
され、Ａ−Ｂ間電圧は第２図ａの曲線イの如く上昇し、
ツェナーダイオード７のツェナー電圧■Ｚまで上昇する
。

この間ＰＵＴ１２はコンデンサ９が抵抗８を介して充電
されて第２図ａの曲紛口で示すアノード電圧がゲートバ
イアス抵抗１０．１１により決まるゲート電圧より高く
なると導通し、コンデンサ９の電荷がＰＵＴ１２のアノ
ードＡ・カソードに間及びパルストランス１次巻線１３
１を介して放電し、上記動作を繰返すが、平滑コンデン
サ６の充電電圧がＶｚに到達しないうちはＰＵＴ１２の
アノードＡに供給される電圧が低く、第２図すで示すパ
ルストランス１次巻線１３１の出力電圧Ｖｐも低いため
、パルストランス２次巻線１３２に供給されるトリガパ
ルスではトライアック３を点弧できない。

ＰＵＴ１２のアノード電圧がＶＧに到達するとトライア
ック３のゲートに掛かるトリガパルスによりトライアッ
ク３が導通し、リレー２に電源電圧が供給されて負荷を
起動せしめる。

しかしながら上述の如き従来回路はＡ−Ｂ間電圧が低電
圧の状態からＰＵＴ１２が発振を開始するため、ミスト
リガがトライアック３のゲートに掛かり易く、リレー２
がチャタリングを起こす原因となっていた。

この為、本考案者は第１図のバイアス抵抗１１の代わり
にツェナーダイオードを設けた回路（実開昭５１−１４
５５２号公報）を提案したが、平滑用コンデンサ６の容
量を充分大きくとらなければこのリップル電圧によって
ＰＵＴ１２のアノード電圧がゲート電圧より低くなり、
発振が止まってしまう欠点があった。

本考案は上述の事実に鑑みてなされたものでサイタリス
タ及びトライアック等の負荷制御素子に対するトリガ回
路に於いて電源投入時の初期トリガを確実に行なわせる
と共に発振を確実に持続させることを目的とする。

以下本考案の一実施例を図面に基づき説明すると、第３
図に於いて１４は交流電源、１５は負荷制御用リレー
１６は半導体制御整流素子であるトライアック、１１は
降圧用抵抗、１８は整流用ダイオード、１９は平滑用コ
ンデンサ、２０は第１のツェナーダイオードで第１のツ
ェナーダイオード２０に並列に抵抗２１及びコンデンサ
２２の直列回路と、ゲートバイアス抵抗２３．２４及び
Ｐゲートサイリスタ２５（以下サイリスタと呼ぶ）の直
列回路が接続され、ＰＵＴ２６のアノードＡが抵抗２１
及びコンデンサ２２の接続点に、ゲートＧがゲートバイ
アス抵抗２３．２４の分圧点Ｅに、又カソードＫがパル
ストランス１次巻線２１１に夫々接続され、ＰＵＴ２６
のカソードにとパルストランス１次巻線２７１の接続点
がサイリスタ２５のゲートに接続され、ゲートバイアス
抵抗２４及びサイリスタ２５に並列に第２のツェナーダ
イオード２８が接続され、更にトライアック１６のゲー
トにはパルストランス２次巻線２７２が接続されている
。

本考案は上述のように、降圧用抵抗１７及び平滑用コン
デンサ１９で決まる時定数で抵抗２１を介して充電され
るコンデンサ２２によってＰＵＴ２６のアノードＡにバ
イアスを与えるアノードバイアス回路２９と、サイリス
タ２５のアノードＡに直列接続されたバイアス抵抗２３
．２４の分圧点Ｅとサイリスタ２５のカソードにとの間
に第２のツェナーダイオード２８を接続し分圧点Ｅから
ＰＵＴ２６のゲートＧにバイアスを与えるゲートバイア
ス回路３０とを電源１４間に並列接続し、ＰＵＴ２６の
カソードＫから取り出されるトリガ出力をサイリスタ２
５のゲー）Ｇ及び負荷制御用の半導体制御整流素子１６
のゲー１−Ｇに−掛ける構成としたもので、以下この回
路の動作を説明する。

交流電源１４の投入により電源電圧が降圧用抵抗１７及
び整流用ダイオード１８を介して平滑用コンデンサ１９
に供給されるが、平滑用コンデンサ１９は抵抗１７・コ
ンデンサ１９により決まる時定数で充電されてＣ−Ｄ間
電圧は第４図ａの曲線への如く上昇する。

この時Ｃ−Ｄ間電圧電圧じてコンデンサ２２は抵抗２１
を介して充電され、ＰＵＴ２６のアノード電圧は第４図
ａの曲線二の如く上昇するが、ＰＵＴ２６のゲートＧに
は第２のツェナーダイオード２８が接続されているため
、ＰＵＴ２６のアノード電圧が第２のツェナーダイオー
ド２８のツェナー電圧Ｖ ｚ ２に達するまではＰＵＴ
２６が導通せず発振を起こさないため、パルストランス
１次巻線２７１及びパルストランス２次巻線２１２には
出力がなく、サイリスタ２５及びトライアック１６は遮
断している。

ＰＵＴ２６のアノード電圧がＶ ｚ ２を起えるとＰＵ
Ｔ２６は導通しコンデンサ２２の電荷がＰＵＴ２６のア
ノードＡ・カソードに間及びパルストランス１次巻線２
７１を介して放電し、第４図すに示すようにサイリスタ
２５及びトライアック１６が導通するのに十分大きなト
リガパルスが各ゲートに供給され、サイリスタ２５及び
トライアック１６が導通ずる。

この時点でＣ−Ｄ間電圧は第１のツェナーダイオード２
０のツェナー電圧Ｖｚ１で一定となり、サイリスタ２５
の導通によりＰＵＴ２６のゲート電圧は第２のツェナー
ダイオード２８のツェナー電圧Ｖｚ２よりも低い状態で
ゲートバイアス抵抗２３．２４で一定に保たれ、ＰＵＴ
２６は以後抵抗２トコンデンサ２２で決まる時定数に応
じて発振してパルストランス−次巻線２７１には第４図
すに示す如く一定のトリがパルス■Ｐが供給され、サイ
リスタ２５及びトライアック１６の導通を保持する。

これによりリレー１５は電源電圧が供給され、負荷を起
動せしめる。

上述の如く本考案によれば、電源投入時、コンデンサ２
２の充電電圧がツェナーダイオード２８のツェナー電圧
を超えた時にＰＵＴＺ６が導通し、第１回目に大きなト
リガパルスが出るようにして確実にトライアック等の半
導体制御、整流素子１６を導通せしめること方言でき、
ミストリガによる負荷としてのリレーのチャタリングを
防止できる。

しかも、サイリスタ２５を同時に導通せしめてＰＵＴ２
６のゲート電圧をツェナーダイオード２８のツェナー電
圧Ｖｚ２よりも低くし、平滑用コンデンサ１９からのリ
ップル電圧でＰＵＴ２６のアノード電圧が下がってもこ
の電圧以下になるようにＰＵＴＺ６のゲート電圧がおさ
えられているので、ＰＵＴ２６は発振が確実に持続され
、ミストリガのない極めて安定した半導体制御整流素子
のゲートトリガ回路を得ることができる。

【図面の簡単な説明】

第１図は従来のトリガ回路の一例を示す電気回路図、第
２図ａ及びｂは第１図の動作を説明するための説明図、
第３図は本考案の一実施例を示す電気回路図、第４図ａ
及びｂは第３図の動作を説明するための説明図である。 １４・・・・・・電源、１６・・・・・・半導体制御整
流素子、１７・・・・・・降圧用抵抗、１９・・・・・
・平滑用コンデンサ、２１・・・・・・抵抗、２２・・
・・・・コンデンサ、２３，２４・・・・・・バイアス
抵抗、２５・・・・・・サイリスク、２６・・・・・・
ＰＵＴ、２Ｂ・・・・・・ツェナーダイオード、２９・
・・・・・アノードバイアス回路、３０・・・・・・ゲ
ートバイアス回路。

Claims (1)

【実用新案登録請求の範囲】
1. １ 降圧用抵抗及び平滑用コンデンサで決まる時定数で
   抵抗を介して充電されるコンデンサによってＰＵＴのア
   ノードにバイアスを与えるアノードバイアス回路と、サ
   イリスタのアノードに直列接続されたバイアス抵抗の分
   圧点と前記サイリスクのカソードとの間にツェナーダイ
   オードを接続し前記分圧点から前記ＰＵＴのゲートにバ
   イアスを与えるゲートバイアス回路とを電源間に並列接
   続し、このＰＵＴのカソードから取り出されるトリが出
   力を前記サイリスクのゲート及び負荷制御用の半導体制
   御整流素子のゲートに掛けることを特徴とする半導体制
   御整流素子のゲートトリガ回路。